主题中讨论的其他部件:DAC3162
大家好,寻求帮助。
我尝试使用FPGA @ 200MHz驱动DAC3162。 DAC输入在每个时钟边缘从0x000切换到0xFFF,反之亦然,以检查全分辨率。
我尝试生成DAC数据(DDR格式),如图数据传输格式所示,并发送时钟信号200MHz,Vrms =0.56V
在附加的输入clk和测量的输出信号中(您也可以检查编入FPGA的FMC连接器的仿真信号)
我需要任何建议来调整内部计时的时间。 如信息所示,DAC通过FPGA进行控制。 随附从DAC3162接收到的clk以及DAC的两个输出信号。
谢谢你。
标记