This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7222:测试模式同步,DDR样本输出序列

Guru**** 1587505 points
Other Parts Discussed in Thread: AFE7222
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1093436/afe7222-test-patterns-synchronization-ddr-sample-output-sequence

部件号:AFE7222

我在CMOS模式下使用AFE7222。  

两个通道上的测试模式是否以任何方式同步(或者是否有方法使它们同步)? 如果我将两个信道都置于切换模式,我希望两个信道同时读取555或AAA。 如果我将它们置于斜坡模式,我希望它们同时滚动到下一个值。

另外,为了澄清,在CMOS DDR模式中,假设ADC A和B在单个时钟边缘上采集了样本0,给出了两个样本A0和B0 (后跟A1/B1,A2/B2等)。 A0是否会在下一下降边的上升边驱动,然后在B0驱动? 或者B0是否位于A0之前的下降边缘?  

换言之,顺序是否如下所示:

B0 A0 B1 A1 B2 A2

XX A0 B0 A1 B1 A2 B2

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Mike:

    两个通道上的测试模式是异步的,AFE没有同步它们的能力。

    在CMOS DDR模式中,顺序应如下所示: A0 B0 A1 B1 A2 B2

    此致,

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在测试图案上了解。

    您是否确定DDR顺序? 通过各种实验,我似乎收到了B0 A0 B1 A1... 我的实验条件可能是错误的,但我尝试从不同的角度看这个。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Mike:

    DDR序列应为THEN B。 AFE7222数据表的10.1 部分将介绍此序列。

    此致,

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该页上的文档最多只能是模糊的。 “A then B”可以简单地定义交错的含义。 然后,该图 显示前面A的B。虽然它确实显示了A然后B组合上的居中时钟。

    我有两条证据似乎可以反驳这一点:

    1)从AFE收到的第一个带有斜率值的样本位于负边缘(即 "B0"?)

    2)当提供正弦波时,I和Q仅在B位于A之前时正确对齐

    如果你确定B跟在A之后,那么我不知道如何解释这两个数据点,但我会继续寻找。 如果您只是在解释手册中的一段相当模糊的段落,而没有其他数据,请同时告诉我。

    再次感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Mike,

    由于这是一个较旧的部件,而且我没有要测试的EVM,因此我参考数据表来了解我的答案。

    我将与我的团队核实此部件是否有任何其他可用信息。

    此致,

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢,David。 非常感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    只是一个机会来看看你是否有任何进展,David。 我去了DAC,它的设置似乎与ADC相同(对于单个时隙,下降边缘上的B先于上升边缘上的A)。 如果可以确认的话,我会很感激的——否则我会反复重复同样的错误。 :-)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Mike:

    目前我还没有从我的团队收到任何新信息,但我们正在联系一位零件设计师以获取更多信息。

    此致,

    David Chaparro