This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们使用两个 DAC3482我们 的系统。 我们使用 Xilinx 的 Zynq 系列来控制这些 DAC。 第一个 DAC 的 LVDS 线路连接在组1.8V、第二个 DAC 连接到 LVDS 组2.5V。 第一个 DAC 工作正常。 它通过了 IO 测试模式、没有任何问题。 但第二个 DAC 不起作用。 硬件、数字设计和 SPI 配置完全相同。 我们是否需要应用 LVDS 强度来解决这种情况? LVDS_25是否会损坏 DAC 的 LVDS 输入?
感谢 TI 团队。
您好!
您需要确保满足 IO 电压电平。 以下是 DAC3482的 IO 规格。
简要检查 Xilinx 站点的 LVDS25规格显示 Zync 的 LVDS25 IO 规格仍然正常。 请再次检查。
你好,Kang,
PL 块中存在时钟问题。 问题已解决。感谢您的回答。