请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC34J44 你(们)好
您能否帮助查看 用于 ADC34J44输入阻抗匹配的以下电路？ 客户参阅我们的 EVM 设计。
您好 Rob。
感谢您的支持。 是的、客户在开发系统时遇到问题。
由于下图显示的是从 DVGA 到 ADC34J44的阻抗电路、 客户发现 ADC 在输入=0dBm 时开始饱和、他们 认为在 根据此阻抗电路的理论分析输入到7dBm 之前不会饱和。
那么、您是否认为该电路是否会影响 ADC 的饱和功率？ 您能否就此问题提供一些建议或见解？
尊敬的 Rob：
我们从 DVGA 到 ADC 的原理图如下，U 可以看到 DVGA 的输出和 ADC 的输入具有匹配电路。
我们在 DVGA 的输入端输入0dBm、我想知道如何测试 ADC 的输入 Vpp 以 确认它是否已饱和。
我们的模拟输入频率为34.56MHz。
感谢您的支持。
振
尊敬的 Zhen：
要测试 DVGA 是否超出 ADC 范围、 您需要一种查看 ADC 输出的方法。 可以这样做吗？ 您能否可靠地捕获 ADC 数据？
如果可以、您可以查看代码输出、时域输出或 FFT 输出、以查看输入是否使转换器饱和/范围过宽。
另一种检查方法是使用示波器、例如在 C171/2之后、您可以在 ADC 的模拟输入引脚处进行探头、并以此方式检查信号电平。 每个桥臂只能承受1VDC 左右的+/-500mV 电压。 或0.5V 至1.5V。 如果信号较大、则表示转换器饱和。 随附图片以进行说明。
ADC 的输入满量程为2Vpp、输入直流共模电压为1V。
此致、
Rob
