[参考译文] DAC70502：从接收到 SPI 命令到输出设置的总延迟时间

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1110421/dac70502-total-delay-time-from-spi-command-received-to-output-set

器件型号：DAC70502

您好、支持团队、

我的客户询问从接收到 SPI 命令到输出集的总延迟时间、您能否支持？

*从收到 SPI 命令到输出启动更改的内部延迟时间是多少？

*从输出开始到输出目标值的稳定时间是多少？

谢谢、

Koji Ikeda

1 年多前

0 admin 1 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ikeda-San、

延迟应非常小、小于300ns。数字延迟非常短、可能小于50ns、然后是采用跟踪保持干扰抑制电路的周期。在此期间、R-2R 电阻梯会改变电压、但输出是静态的。在该周期之后、输出将开始转换。如果输出为0V、则存在输出放大器处于过驱恢复的时间段。该2µs 可以是1 μ s。如果输出大于2mV，通常没有过驱恢复延迟。

谢谢、

Paul

0 admin 1 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Paul-san、

感谢您的支持。我不清楚稳定时间信息、您能解释更多吗？

5usec 设置时间是否意味着从启动输出变化开始的1/2满量程阶跃的时间？

3usec 稳定时间是否意味着从启动输出变化开始、输出阶跃为10mV 的时间？

如果输出为0、则恢复延迟需要另一个1-2usec、我的理解是否正确？

谢谢、

Koji Ikeda

0 admin 1 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ikeda-San、

μ 5µs 和 μ 3µs 规范包括从 SPI/I2C 命令的最终锁存边沿到输出稳定的所有延迟。

当2µs 从0V 开始时、可能会有一个额外的1 μ s 延迟。

谢谢、

Paul

0 admin 1 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Paul-San、

他们提出另一个问题。 "顺序 DAC 更新等待时间 t_DACWAIT 最小值1usec"是什么意思？

谢谢、

Koji Ikeda

0 admin 1 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ikeda-San、

这是同一通道的 LDAC 命令之间需要等待的最短时间。这意味着该架构支持的最大更新速率(无论稳定时间如何)为1MSPS。

谢谢、

Paul

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] DAC70502：从接收到 SPI 命令到输出设置的总延迟时间