[参考译文] ADC34J44EVM：将 LMK04828配置为使用 J10上的 CLK1IN 作为时钟源

当前： PLL2被锁定:PLL1不计时。 CLK1由一个外部质量振荡器提供100MHz。 通过设置状态 LED、我可以看到选择了 CLK1、LOS 未置位。

我有来自 ADC3000 GUI 的屏幕截图和 我正在处理的.cfg 文件。 我会上传这些内容、但似乎不允许我上传。

在我的项目中、有时需要从同一外部时钟源同步两个单独的系统。 但是、大多数情况下 、系统将是独立的、并使用其自己的振荡器。 因此、我可以使所有功能正常工作非常重要。  

您好、Steve、

我将对此进行检查、并将很快返回给您。

此致、Amy

您好、Steve、

我在实验室中设置了电路板、明天将为您提供更新。

此致、Amy

您好、Steve、您好、您能给我们发送您正在使用的 ADC 配置文件吗？ 我建议将 CLKin1 R 分频器和 PLL1选项卡上的 N 分频器设置为相同的值(例如：两者均为150)。 这将只允许 通过 J10对寄存器进行单次更改、从使用外部振荡器切换到使用板载100MHz VCXO、反之亦然。 只需三态 PLL1电荷泵、然后使用板载 VCXO 锁定 PLL2即可。

谢谢、Chase

大家好、Steve、刚才想到的另一件事是、您可能需要在测试系统中的所有 EVM 板上同步 LMK04828分频器。 通常情况下、差异可以忽略不计、但在同步 ADC 的时间方面、这可能是需要考虑的问题。 如果需要、我们可以帮助完成 LMK 分频器对齐过程、只需告知我们！

谢谢、Chase

你好 Chase、

此问题仍未解决(我已停止工作)。 我现在又来了。

我有一个用于 clkin1的外部100MHz 频率。 R=N=150。 使用状态输出、我可以看到667KHz 为"R"和"N"。 我可以看到选择了 Clkiin1并且 LOS 未置位。 CPout1似乎始终为2.75V、它似乎尝试对振荡器进行微调。  我已经尝试更改"电荷泵极性"、启用/禁用电荷泵并将 R/N 调整为不稳定值、CPout1电压不会改变。 振荡器的控制范围为0至3.3V。 我是否需要更改任何相关组件 R40/C777/C76/R94？ 您是否还有一个可以发送给我尝试的工作配置文件？

我向您发送了我的配置作为对您的电子邮件的回复、但现在我在标题中看到它没有回复。

您的网站不允许我上传.cfg 文件、因此我将添加以下文本

CLKIN1_PLL1_INT_LOCK_250722.cfg...

LMK04828
0x00 0x00
0x02 0x00
0x100 0x00
0x101 0x55
0x103 0x00
0x104 0x20
0x105 0x00
0x106 0x30
0x107 0x76
0x108 0x10
0x109 0x55
0x10B 0x00
0x10C 0x20
0x10D 0x00
0x10E 0x70
0x10F 0x11
0x110 0x08
0x111 0x55
0x113 0x00
0x114 0x00
0x115 0x00
0x116 0x79
0x117 0x01
0x118 0x08
0x119 0x55
0x11b 0x00
0x11C 0x00
0x11D 0x00
0x11E 0x79
0x11F 0x01
0x120 0x10
0x121 0x55
0x123 0x00
0x124 0x00
0x125 0x00
0x126 0x79
0x127 0x01
0x128 0x08
0x129 0x55
0x12B 0x00
0x12C 0x00
0x12D 0x00
0x12E 0x79
0x12F 0x01
0x130 0x02
0x131 0x55
0x133 0x00
0x134 0x00
0x135 0x00
0x136 0x79
0x137 0x00
0x138 0x04
0x139 0x03
0x13A 0x01
0x13B 0x40
0x13C 0x00
0x13D 0x08
0x13E 0x03
0x13F 0x06
0x140 0x03
0x141 0x00
0x142 0x00
0x143 0x13
0x144 0xFF
0x145 0x00
0x146 0x10
0x147 0x1A
0x148 0x02
0x149 0x43
0x14A 0x02
0x14B 0x16
0x14C 0x00
0x14D 0x00
0x14E 0x00
0x14F 0x7F
0x150 0x03
0x151 0x02
0x152 0x00
0x153 0x00
0x154 0x96
0x155 0x00
0x156 0x96
0x157 0x00
0x158 0x96
0x159 0x00
0x15A 0x96
0x15B 0x07
0x15C 0x20
0x15D 0x00
0x15E 0x00
0x15F 0x0B
0x160 0x00
0x161 0x0A
0x162 0x04
0x163 0x00
0x164 0x00
0x165 0x0C
0x166 0x00
0x167 0x00
0x168 0x20
0x169 0x59
0x16A 0x20
0x16B 0x00
0x16C 0x00
0x16D 0x00
0x16E 0x13
0x17C 0x15
0x17D 0x0F
ADC34Jxx
0x00 0x00
0x01 0x00
0x02 0x00
0x03 0x00
0x04 0x00
0x05 0x00
0x06 0x00
0x09 0x00
0x0A 0x00
0x0B 0x00
0x0C 0x00
0x0D 0x00
0x0E 0x00
0x0F 0x00
0x13 0x00
0x15 0x00
0x17 0x00
0x27 0x00
0x2A 0x00
0x2B 0x00
0x2F 0x00
0x30 0x00
0x31 0x00
0x34 0x00
0x3A 0x00
0x3B 0x00
0x3C 0x00
0x70A 0x00

您好、Steve、

我们尚未为此创建配置、但是 Amy 将为您处理此问题。 我已经快速浏览并看到您提供的配置显示 ADC 时钟为160MHz、FPGA 参考时钟为80MHz。 您能否验证这些信息是否正确、以便 Amy 可以为您创建配置文件？ 此外、您不必对列出的组件进行任何修改。

尝试一下、您能否启用 CLKout6输出(在"Clock Outputs"选项卡上)并将分频器设置为10、然后使用示波器测量 J13处的输出？ 预期输出将为256MHz。

此致、Chase

你好 Chase、

我没有在那个特定的配置文件上设置输出时钟、因为我主要是让 PLL1计时。 PLL2正在锁定、所以我对它很满意。

我更新了整个配置文件、因此它反映了我的整体设计、其中大多数输出时钟为100MHz。 这在末尾作为文本包含

我对正确实施的总体测试是使用示波器、一个通道在"clkin1"上、另一个通道在 Y1_PIN4上。 我在 clkin1上重复触发、并保持关闭230ms。 我看到  Y1_PIN4在 wrt "clkin1"周围漂移。

Eval_CLKIN1_PLL1_not_locking_260722.cfg

LMK04828
0x00 0x00
0x02 0x00
0x100 0x1A
0x101 0x55
0x103 0x00
0x104 0x20
0x105 0x00
0x106 0x30
0x107 0x76
0x108 0x1A
0x109 0x55
0x10B 0x00
0x10C 0x20
0x10D 0x00
0x10E 0x70
0x10F 0x11
0x110 0x0D
0x111 0x55
0x113 0x00
0x114 0x20
0x115 0x00
0x116 0x71
0x117 0x01
0x118 0x1A
0x119 0x55
0x11b 0x00
0x11C 0x20
0x11D 0x00
0x11E 0x71
0x11F 0x01
0x120 0x1A
0x121 0x55
0x123 0x00
0x124 0x20
0x125 0x00
0x126 0x71
0x127 0x11
0x128 0x1A
0x129 0x55
0x12B 0x00
0x12C 0x20
0x12D 0x00
0x12E 0x71
0x12F 0x01
0x130 0x1A
0x131 0x55
0x133 0x00
0x134 0x20
0x135 0x00
0x136 0x71
0x137 0x01
0x138 0x04
0x139 0x02
0x13A 0x01
0x13B 0x40
0x13C 0x00
0x13D 0x08
0x13E 0x03
0x13F 0x00
0x140 0x01
0x141 0x00
0x142 0x00
0x143 0x13
0x144 0xFF
0x145 0x00
0x146 0x10
0x147 0x1A
0x148 0x02
0x149 0x4B
0x14A 0x02
0x14B 0x16
0x14C 0x00
0x14D 0x00
0x14E 0x00
0x14F 0x7F
0x150 0x03
0x151 0x02
0x152 0x00
0x153 0x00
0x154 0x96
0x155 0x00
0x156 0x96
0x157 0x00
0x158 0x96
0x159 0x00
0x15A 0x96
0x15B 0x00
0x15C 0x00
0x15D 0x00
0x15E 0x00
0x15F 0x0B
0x160 0x00
0x161 0x0E
0x162 0xE5
0x163 0x00
0x164 0x00
0x165 0x0C
0x166 0x00
0x167 0x00
0x168 0x1A
0x169 0x59
0x16A 0x20
0x16B 0x00
0x16C 0x00
0x16D 0x00
0x16E 0x13
0x17C 0x15
0x17D 0x0F
ADC34Jxx
0x00 0x00
0x01 0x00
0x02 0x00
0x03 0x00
0x04 0x00
0x05 0x00
0x06 0x00
0x09 0x00
0x0A 0x00
0x0B 0x00
0x0C 0x00
0x0D 0x00
0x0E 0x00
0x0F 0x00
0x13 0x00
0x15 0x00
0x17 0x00
0x27 0x00
0x2A 0x00
0x2B 0x00
0x2F 0x00
0x30 0x00
0x31 0x00
0x34 0x00
0x3A 0x00
0x3B 0x00
0x3C 0x00
0x70A 0x00

您好、Steve、

感谢您提供寄存器写入。 我正在检查此内容、并将在明天向您提供更新。  

此致、Amy

您好、Amy、

如果将寄存器写入内容复制并粘贴到文本文件中，并将其重命名为" cfg"、它将是一个有效的配置文件。 我无法直接轻松上传配置文件。

此致

Steve

您好、Steve、

感谢您的提问。 该板似乎具有 将电荷泵拉高的默认配置。 尝试移除 LMK 附近的 R40 -这将解决此问题并允许 PLL1锁定。  

此致、Amy  

您好、Amy、

我移除了 R40、PLL1仍然没有锁定。 Y1引脚1为1.65V。 即使我绕过"电荷泵增益"、"电荷泵极性"、"电荷泵三态"或"N_divider "、也会保持此电压。  在移除 R40 (24.9欧姆)之前、Y1引脚1测得 的电压为2.75V、这也不响应上述参数。 EVM 原理图(图纸7)上有一条注释"R40和 C77构成分压器"、这似乎意味着 R40是必需的。 不同的值会有所帮助吗？

我的配置文件是否会锁定 EVM 系统上的 PLL1？

您是否有工作配置文件从 PLL1锁定到外部100MHz 时钟的系统发送给我？

这将是一个很大的帮助。

此致

Steve Joires

您好、Amy、

在我的应用中、CPout1主要是三态的、但有时会与外部时钟一起使用。 我是否需要在 R40上进行高值上拉或下拉以防止 VCXO 频率漂移？

此致

Steve Joires

您好、Amy、

进一步测试后、Clkin1 R & N 需要30或更低才能实现可靠锁定。

此致

Steve Joires