[参考译文] ADS1220：ADC 仅在一段时间内应答0xFFFFFFF

您好！

我是 Alexandre、Etienne 的同事。 从现在开始、我将与您互动。

我将回答您的问题、然后就该问题提供一些新的要素。

1.正如预期的那样，固定占空比没有任何变化。 无论怎样、该软件现在都符合规范。

2.我们确认符合第60页上的要求。

我们在电源使能之前向 ADC 的输入端施加信号、但 V_PW 和 V_SIGNAL 之间的差异符合数据表(< 300mV)。

4.要做的：获取 PCB 和原理图

5.目前，问题仅在开机后出现：如果问题出现，则在所有会话中都存在，并且在关机后消失(或不是我们之前的帖子)。 在非常罕见的情况下，在一届会议期间，它自己解决，然后可能再次出现。 此时、我们不确定此行为是否与同一问题对应。

6.我们在问题出现时尝试了不同的方法来解决问题。 我们尝试复位 ADC (RESET 命令+ CONFIG + START、重新启动电源、重新启动所有芯片。 这些修补程序似乎都不起作用。

7.待办事项：获取数字信号

我们还提供了新信息。 首先、当问题发生时、DRDY 似乎永远不会升高。 这可以解释我们在尝试读取数据时获取0xFFFFFFF 的原因。 不过、这并不能解释为什么我们在检查配置时获得0xFFFFFFF。

此外、如果我们禁用故障 ADC 的读数、则其 DRDY 将根据我们在开始时发送的配置工作。 所有 DRDYS 均与正确的频率(包括有故障的频率)同步。 这意味着故障 ADC 获得配置、但读取功能(对于寄存器和转换结果)不起作用。

这种行为已连续复制两次(读数：DRDY 始终处于关闭状态、而不是读数：DRDY NORMAL 等)。 但是，我们在这些尝试中没有检查配置，这意味着我们不知道 ADC 的状态(是否正常工作)。 实际上、我们确信在读取尝试期间它不起作用(因为数据错误)。 但如果不读取 ADC 并检查配置，我们就无法得出结论。

目前，所有样本都正常工作，因此很难进行调查。

此致、

亚历山大

图：

ADC-ACC：加速计的 ADC 实现原理图

• V3sw = 3V3
• Vanaa = 3V3
• VREF = 1.8V
• 数字= 3V3

ADC-GYR：陀螺仪的 ADC 实现原理图

• V3sw = 3V3
• Vanaa = 3V3
• Vref = 1.5v
• 数字= 3V3

DRDY (B) CS (Y)：数据就绪和片选两者相反

黄色：引脚16

Bleu：针脚12

MOSI_READING：读取 ADC 时的 MISO 信号(连续6个)

黄色：引脚13

Bleu：常闭

1. 感谢您调整占空比。 尽管这不是问题所在，但最好更改此项以避免将来出现问题。
2. 第60页上的电源条件的说明。 您是否直接检查了器件引脚(或非常靠近去耦电容器)。  我要求您仔细检查的原因是、根据您的反馈、似乎器件在奇怪的模式下启动。  这是您可能会看到是否违反了第60页上的条件的行为。   对于某些 PCB 系统、电源测试点上的电压有可能与器件引脚上直接的电压不同。  您的电源线路中是否有任何电感器/铁氧体/串联电阻器？  请注意、瞬态启动电流高于正常静态电流、对于6个器件、总电流可能很大。  此外、最重要的是、违反电源斜坡速率条件的症状是您无法与器件通信、DRDY 将无法正常工作。  
   1. 一种解决方案是在 CLK 引脚上提供32个外部时钟以解除对 SPI 通信的阻断。 建立 SPI 通信后、您可以设置 RESET 命令以使器件恢复到已知状态。  我看到您有一个连接到 CLK 引脚的信号。  您是否持续为该引脚计时？  该引脚在加电期间的状态是什么？  
   2. 另一种解决方案是将电源斜坡保持在规格范围内。 也许您可以通过您的加电/去耦策略来改进这一点。  有多少设备共享总线？  LDO 上的额定电流是多少？  您是否可以控制系统不同部件的通电时间？
3. 感谢您的确认。 输入信号不是问题。
4. 从您提供的原理图中，我看不到任何明显的问题。 但是，我对信号和电源的来源没有真正的了解。  最终，如果您确认电源根据需要斜升并且输入信号不违反绝对最大规格，这一点就无关紧要。   在布局上、我看到引脚上(电源引脚和去耦之间)有一个过孔。  通常、我们建议将去耦直接连接到电源引脚、并通过电源(过孔)馈送去耦。  老实说，我怀疑这是问题，我只是指出这是我们通常建议反对的。  我没有关于您的堆叠的详细信息。  建议在"至"层下方有一个实心 GND 层。  我看到 GND 过孔、因此我认为情况可能就是这样。  此外、任何顶部 GND 覆铜都应使用许多过孔连接 GND、以确保浮子上的接地条件稳定。  我们已经看到、GND 覆铜上的过孔不足实际上会导致串扰增加。  有关 详细信息、请参阅 PCB 布局上的串扰。  同样，我并不是很期待这是个问题；我只是评论一下我在您的布局中看到的内容。
5. 这种情况仅在加电后发生、这让我认为您应该仔细检查您的电源。 在某些情况下、电源上的额外电流是否可能会导致异常上电？
6. 电源斜升问题会有效地禁用 SPI 通信。 因此、发送 RESET 命令对解决此问题没有帮助。  但是、我希望重新循环通电可以解决这个问题、除非第二个循环通电也有与第一次相同的问题。  正如我在上面的项目1中提到的、您应该能够通过在 CLK 引脚上应用32个外部时钟来解决这个问题。  您能否解释一下外部 CLK 引脚的使用方式？
7. 您的数字信号看起来非常清晰。 基于数据完整性，我不会预见任何通信问题。   

总之、您遇到的问题与我们在第60页上看到的电源斜升规格不符时看到的问题非常相似。  我很好奇地想听到有关您的外部时钟的详细信息、因为这应该是我们使器件脱离此模式的一种方法(即 在对 CLK 应用32个时钟后、应重新建立 SPI)。  请告诉我们、在电源斜升之前、之后和期间、引脚的状态是什么。  希望我们能尽快解决您的问题。  很抱歉。

艺术

您好！

感谢您的回答。

如您所怀疑、数字增强的斜升并不完全符合第60页上的规范。 正如您在屏幕截图中看到的、斜坡不是单调的… (根据要求直接在器件的引脚上进行测量)。 但是、我们很难对其进行校正、因为我们在线路上的阻值已经超过4µF Ω、并且我们没有其他方法来控制斜坡。 因此、您的第一个解决方案对我们来说似乎非常有趣(使用外部时钟复位 SPI)。  目前、我们正在向所有器件(3MHz)发送外部时钟、以同步其 DRDY。 正如您在屏幕截图中看到的、它在 DVDD 之后大约0.55秒开始。  您能解释一下在这种情况下重置器件的过程吗？ 在32个时钟后发送复位是否足够、或者是否有任何拖转子？ 我们在数据表中没有发现有关此行为的任何信息。

感谢您抽出宝贵的时间为您提供宝贵的帮助。

此致、

亚历山大

亚历山大

下图显示了退出"卡住"状态的过程。  很抱歉、此问题有困难。  请尝试此方法、查看您是否可以解决问题。

艺术

您好！
我们尝试了这种方法、但遗憾的是、它不起作用。 我们仔细检查了时序和 SPI 通信、但在开始运行复位时、仍然有会话卡住的情况。
奇怪的 DVDD 提升是否会影响未来的课程？ 我的意思是、器件可能在没有外部 CLK 和 SPI 通信的情况下通电、因此没有复位。 最后、DVDD 会下降、但这一过程之后的下一个会话似乎比其他会话更频繁。 您认为这可能是相关的吗？
DVDD 上所有器件常见的问题仅影响一个器件是否正常？ 我们已经尝试通过降低线路容量来降低 DVDD 上升。 在这种情况下、所有器件都无法正常工作。

感谢你的帮助
此致

亚历山大

亚历山大

1.如果 DVDD 加电异常影响将来的会话、我怀疑 DVDD 未完全断电。  断电多长时间？

2.此问题与器件中的处理变化有关、仅影响器件的子集。

3.请确认您在电源稳定后至少等待50us，然后具有32xCLK

4.您能否在示波器快照中显示 AVDD 和 DVDD 上电。  两个电源都需要在50us 开始时激活。

5. 我将再次回顾整个主题并寻找其他问题/疑虑。  我希望我们能尽快解决这个问题。

艺术

另一个问题/请求。

在下图中、您显示了一条数据线。  我想你说这是错误的，但这并不清楚。  您能否说明这是哪个信号？  此外、理想情况下、我希望在一次捕获时看到 DOUT、Din、CS 和时钟。   还可以看到 AVDD 和 DVDD (和 CLK)电源在相同的示波器快照上斜升。

您好！

正如您所期望的那样、由于某些原因、DVDD 似乎未完全断电。 我们正努力理解其中的原因。 作为确认、断开蓄电池会使第一个会话每次失败。

您可以在下面的屏幕中找到所有相关信号。 我使用数字分析仪将所有信号都放置在同一个 SCOP 上。 注意：DRDY 信号对应于故障 ADC。 CS 信号对应于工作中的 ADC (故障 ADC 的引脚无法在 PCB 上访问、但我们可以向您保证所有信号都具有相同的模式(时序))。

我还加入了电源斜升的 SCOP (AVDD：蓝色/DVDD：黄色)。 DVDD 和 AVDD 之间存在延迟，因此我向您添加了一个 SCOP，以提高 AVDD 的详细信息(您在前面的消息中看到了 DVDD)。

在最后一个部分，我确认这是错误的。 我们不知道为什么边缘这么慢。

此致

亚历山大

e2e.ti.com/.../Digital_5F00_scop.pdf

亚历山大

感谢您的详细介绍。  我需要一天左右的时间来查看您的逻辑分析仪 图。

艺术

亚历山大

在查看您的逻辑分析仪波形时、似乎可疑的主要波形是#3 (如下所示)。  在该图中、MISO 线看起来更平滑。  这是否是器件故障的情况？  很想 在范围内看到这一点。  您是否同时在所有器件上选择芯片(即您的所有 DOUT MISO 引脚相互冲突)。  您能否单独配置器件、以便不同时启用多个器件？  您可能需要为"开始/同步"进行例外处理。

对于另一个主题、 理想情况下 DVDD 复位为零。  这确实说明了为什么循环电源不会使卡滞状态消失。  但是、我们提到的修复应该可以解决卡住的问题。  这让我想知道是否有其他问题导致卡滞状况或阻止修复程序正常运行。  请注意、已 对修复程序进行了彻底测试、我们有信心它将解决电源加电问题。  如果您愿意发送更详细的原理图集、其中显示了与微控制器、电源和输入的连接、我们将审查并查找可能的问题。   

感谢您对此问题的耐心等待。  我希望我们能尽快解决您的问题。

艺术

您好！

正如您所怀疑的那样、我们用于同时为所有器件发送 RESET 命令和配置。 这导致 MISO 线路上发生冲突。 现在、每个器件都根据时序进行了复位和单独配置。 遗憾的是、我们的会话仍然受阻。

关于 DVDD、它通常复位为0。 但是、通过在 PCB 上放置电缆、它可以从实验中接收50Hz 的频率。 这就是它未复位的原因。 现在、DVDD 稍微下拉以进行测试、从而使其正确复位。 这种情况在正常工作条件下绝不会发生。

MISO 和 CS 之间的短路是否会影响未来会话的行为(在复位电源和器件之后)？ 我的意思是、如果我们在器件正常工作的情况下将这两个引脚短时间连接在一起、问题会立即出现、并且器件在会话的其余部分仍保持卡状态。

此致

亚历山大

您好！

我们设法在 DVDD 线路上增加了一些容量、以便提高电压现在达到规格要求(请参阅 SCOP)。 但是、我们仍然遇到会话停滞问题。 如您所怀疑，电源不是问题的主要原因。

此致、

亚历山大