[参考译文] DAC39J82：DAC39J82双倍插值信号误差

陈

请提供更多信息。 您使用什么 LMFS 设置？ 发送到 DAC 的数据模式和数据速率是多少？ DAC 采样率是多少？

此致、

Jim  

Jim、

LMFS=4221、DAC 输入时钟为1250Msps、使用2x 内插、数据输出速率为2500Msps：

数据由 Vivado 4 DDS Compiler Generate 提供、4 DDS Compiler Work clk 为312.5M 以生成100M 信号、每两个 dds 相位为100M/1250M=0.08°

抱歉、LMFS 是4211

陈

使用您的设置并使用图形发生器卡进行测试时、我没有看到此问题。 随附的是我使用的测试提示音。 这是一个100MHz 音调、数据速率为1250Msps、65、536个样本。

此致、

Jim

e2e.ti.com/.../100MHz_5F00_tone_5F00_64K_5F00_samples.csv

Jim、

您能否提供测试项目配置寄存器？

另一个问题是、当 DAC39J82配置为4211、输入速率1250M、2x 内插、全速率、SerDes_clk_divider 为4、乘法器为10时。

jesdclk_div 必须设置2、器件 jesd204b 可以正常工作。

如果 jesdclk_div 设置为4

，jesd204b 无法成功链接。

为什么会发生这种情况？

陈

我的设置中的 JESDCLK_DIV = 4、等于(插值* L)/M。如果您的系统使用的是 jesdclk_div = 2、我认为您的输入时钟可能会关闭2倍。  

已附加配置文件。

此致、

Jim

e2e.ti.com/.../DAC39J82_5F00_4211_5F00_2500_5F00_Fs_5F00_2x_5F00_Int.cfg

Jim、

 为什么 SerDes_clk_divider 为4、乘法器为 5？  SerDes PLL 输出时钟是否 应设置为12500M*0.25=3125M？如果使用您的配置，SerDes 时钟为1562.5M。

当 我使用您的配置时、系统无法正常工作。

LMK04828生成的输入时钟是1250M 吗？

谢谢、

陈

陈

LMK04828在我的设置中使用了一个2500MHz 的外部时钟。 然后、LMK 输出将2500MHz 时钟(1分频)发送到 DAC 时钟输入。

此致、

Jim