[参考译文] ADS1282-SP：当存在 VREF 时缺少 AVDD、器件损坏。

Daniele、您好！

遗憾的是、是的、在 AVDD 缺失的情况下存在 VREFP 绝对是根本原因。 实际上、这是一个很可能的根本原因。

从绝对最大额定值中可以看出、如果 AVDD = 0V (或者如果因该原因浮动)、VREFP 引脚上的电压不应超过0.3V。 当器件拉取的电流超过标称工作(或静态)电流超过数据表规格时、器件会损坏。 尤其是在电源循环过程中它仍然存在时。

您能否提供更多有关其他信息的说明？ AINP 输入是否也暴露在12V 电压下？  我知道 这两种规格之间可能存在输入电流、如果存在问题、我将与团队进行讨论。  但是、我无法理解这种行为是在您的正常操作期间、而不仅仅是在启动期间还是在其他一些条件下周期性发生的。  

谢谢、

Cole

您好、Cole、

感谢您的快速回复。

在下面、我将对12V AINP 引脚暴露情况进行澄清。

AINP 目前在50ms 的采集重复周期内接受12V 输入电压的持续时间约为16-20ms。 这是我的系统的非标称行为、预计所有传感器均已正确连接并提供 AVSS+0.5V 至 AVDD-1.25V 的输入。

无论如何、我的电路 在该线路上提供了一个1k Ω 电阻器、以限制该引脚通过保护二极管灌入的电流。 我将把该电阻器增加到至少1.5k Ω、以使连续输入电流最大额定值10mA 为基准。

当发生损坏时、外部多路复用器选择接近0V 的信号、因此输入为1V、这是我添加的相对于 AINP、AINN >= AVSS+0.5V 约束的偏移。

DL

您好 DL、

感谢您的背景。 遗憾 的是、无论实际系统是否如此、输入端的12V 电压仍会违反器件的绝对最大额定值、并可能损坏器件。 如果  您希望将来出现这种情况、您可能需要考虑在其中一些输入上提供一些外部保护、例如5V 齐纳二极管(例如 www.digikey.com/.../1163688)。

是的、我希望当时的参考是问题所在。 如果您想验证这一点、可以尝试使用 VREFP 和 AVDD 到 AVSS 或 GND 引脚之间的 DMM 等进行阻抗测试、以查看这些引脚之间是否存在短路。 我会注意到、最好将器件从 PCB 上移除、以消除耦合电路中其他位置的任何可能性、或者您可以与已知良好的 PCB 进行比较、以了解系统是否偏离标称情况。

我还同意、增大限流电阻器应有助于将器件保持在规格范围内。 我希望输入上的这些较大电阻器会产生更多的误差。

最棒的

Cole

您好、Cole、

同时、为了提高基准电压的质量、执行了一些修改： 我将 AVDD 与 VREFP 分开、并使用一个系统来确保 VREFP 仅在 AVDD 出现的情况下存在、同时使前者小于 AVDD+0.3V (VREFP 和 AVDD 之间的肖特基二极管)、并在 FPGA 中实现嵌入式控制。
关于 AINP、AINN 保护、我建议将1k Ω 串联电阻器替换为1.5k Ω 电阻器、以将输入电流限制为<10mA。

因此、现在我注意到 AINN 以大约8kHz 的频率振荡、而 CAPN (调制器的输入)上也是如此。 绕过 AINN 保护电阻器可消除此振荡(360mVpp/8kHz)。 此外、对我的接地基准(该基准输入到多路复用器、然后滤除并偏移1V；AINN 上的相同偏移)的采集也反映了这一观察结果：在第一种情况下、我可以读取大约160mV；在第二种情况下、读取值为534uV。

观察随附的示波器屏幕截图、您可以看到 AINN (1V 标称值)似乎被钳位在0.65-0.8V 左右。

此外、我观察到 MFLAG 信号、表示调制器通常被过驱动。 这可能是由于 AINN 上的振荡导致调制器过驱。 遗憾的是、也通过 AINN 电阻器旁路、MFLAG 有时会激活、即使我找不到任何明显的原因。

最后，我观察到 AINN 保护电阻两端的压降为60mV，指出流入 AINN 引脚的平均40uA 电流，当时我希望数据表中指定的值达到1nA。

注意：所有输入始终处于接受范围内(AVSS+0、7V 至 AVDD-1、25V)。 从未向该器件提供过超出范围的输入。

附件：

下面的所有图都是指 AINP 和 AINN 上都存在1k5ohm rprotection 电阻器。

图例：CH1 = AINP (黄色)；CH2 = AINN (绿色)

图1 - AINN wrt AINP

(在 SINC 采集期间、CM 更低、钳位似乎发生；在 FIR 采集期间、CM 更高、钳位似乎不发生)

图2 - FIR 采集期间的 AINN

图3 -仅 SINC 采集期间的 AINN

它可能会损坏、但这次我没有找到任何实际原因、尤其是考虑到我在使用 ADC 之前采取的所有预防措施。

你怎么看？

Daniele、您好！

Cole 本周正在度假。  他20日回到办公室。  同时、您在上一个线程中与 Chris 共享了一个原理图片段。  除了1k5串联电阻器和肖特基二极管之外、该原理图是否仍然有效？  您能告诉我图1和图3中的 CH1输入与图2之间有何区别吗？

感谢 Daniele 的澄清！

您好 Daniele、

我在"TI 认为已解决"上的"我的错误"、我单击了该按钮、而不是"回复"按钮。

无论如何、我真的很困惑我的想法。 根据我所能知、AINN 正在振荡、您不会期望它。 对于 AINP、它看起来像是一个直流类型电压、可以更改为某个周期性的分段波形、这是预期的。 是这样吗？

MFLAG 跳闸是一个有趣的迹象、但在给定波形的情况下是预期的。 AINN =大约0.5mV、AINP = 5V 最大值、因此我们违反了器件中的每个 FSR 选项。 我正在尝试了解 AINP 是否符合预期以及 AINN 应该是什么。 通过观察这篇文章中创建的原理图、可以看到分压器看起来像是提供1V_DC 的缓冲器、但如果可以的话、这仍然会超过 FSR。

作为调试步骤、我要做的是移除输入上的限流电阻器、以便将输入与缓冲器隔离、然后从工作台电源强制施加已知电压(在 AINP 和 AINN 之间具有电流限制)并读取输出。 这样、我们至少可以理解 ADC 是否按预期工作。  

最棒的

Cole

您好、Cole、

AINN 输入刻度为200mV/div。 假设、AINN 在350mV 峰峰值电压下的平均值为950-1000mV。  由于 AINP 和 AINN 之间的差值很多时候会略微超出范围、根本原因是 AINN 振荡、因此 MFLAG 触发了活动/非活动状态。

由于 ADC AVDD 为5V 且 AVSS 为0V、因此生成1VDC 并同时提供给 AINN 和 AINP、以使生成的波形保持在1V 至3.5V 之间、从而防止违反输入限制(VSS+0.5V；VDD-1.25V)。

图3确实指出了超过3.5V 的信号、但这是唯一的信号。 波形是周期性的、因为它由一个扫描32个不同输入 的外部模拟多路复用器给出、这些输入都是固定直流电。

MFLAG 已正确激活、不仅当输入超出 输入限制时、而且当输入差分电压超过 Vref/2时。 后一个违反都是由于 AINN 宽振荡造成的。

我们已经通过向 ADC 馈送固定差分电压来完成此测试、以便同时评估误差。 我们只是 绕过了 AINN 保护电阻器(消除了所有振荡)、并通过保护电阻器为 AINP 引脚供电。 AINN 仍注入1V 偏移。

我们将以下差分电压(AINP-AINN)馈入 ADC 的输入：

1. 278.3mV
2. 990.7mV
3. 1733.5mV
4. 2214.0mV

我们读取 SINC 采集时具有以下误差的电压(平均为13个读数)：

1. -15.0mV
2. -21.3mV
3. -28.2mV
4. -32.4mV

我们还尝试了使用990mV 差分输入进行 FIR 采集、 并仅获取 -0.7mV 平均误差和1.1mV 最大误差的读数。

鉴于所有测试结果、ADC 似乎正常工作、无论如何、我们无法确定 AINN 上是否存在振荡以及同一引脚灌入的40uA 平均电流是否会提示 ADC 出现某些故障。

AINN 8kHz 振荡(输入斩波频率)和 AINN 40uA 灌电流是否正常？

Daniele

Daniele、您好！

很抱歉、我使用了0.5mV 而非0.5V、但上下文有助于我理解。  AINN 和 AINP 上的共模电压实际上为1V、当 V_AINP = 3.5V 最大值或2.5Vdiff (VIN = V_AINP - V_AINN)时、差分摆幅会降至1 FSR 的增益。

我所说的隔离是将台式设备直接馈入输入引脚。 在上面的测试中、您仍然将运算放大器的输出连接到 AINP 和 AINN、在这里、我将通过移除这些电阻器并连接到裸电阻器焊盘(或器件引脚)来完全隔离。  

您能够获得结果并与器件通信这一事实告诉我 ADS1282未损坏。 如果没有过多的电流流入或流出任何引脚(超出任何绝对最大值)、并且重要引脚和 GND 之间的阻抗未短接、我相信不会有任何损坏。

错误的输出代码可能显示 ADC 正在转换、但它不能说服我它已正确配置或是问题的根源。 我在实验室中连接了一个 ADS1282、其中 V_CM = 1V、 V_DIFF = VIN = 2.3V、并获得了正确的代码(1019604049.29)。 我也没有在负输入上看到任何振荡。  

我想知道、如果尝试驱动电阻器+ ADS1282的输入阻抗、这些运算放大器的输出是否稳定。

最棒的

Cole

编辑：添加了一些关于振荡的信息

您好、Cole、

如果 AINN 引脚上没有串联电阻器、则无法看到任何振荡。 我只观察串联电阻(1K5)的振荡、该电阻器上的平均压降(60mV)对应于 AINN 引脚灌入的40uA 平均电流。 绕过该电阻器或将其替换为0r 1时、振荡不再可见。

我可以为您提供有关这些振荡的另一个提示：在串联电阻器就位的情况下、只能在 AINN 引脚上观察到这些振荡、而缓冲器输出端的电压准确且干净。 我还会在 CAPNN (内部 PGA 放大器的负输出)上看到相同的振荡。
在 AINP 上、没有振荡、也没有可观察到的灌电流、无论是否有串联电阻。

如果我理解正确、您直接将 ADC 输入与 电源的差分电压输出进行馈送、然后读取实际对应 于2.37V (=1019604049/2^30*25V)的30位代码(在 SINC 模式下)；因此、如果输入电压为2.30V、则 ADC 误差应为70mV。 或者我是否缺少了什么？

此致、

Daniele

Daniele、您好！

好的、是的、我将需要查看我是否可以添加一些电阻器或强制一些电流来查看我们是否可以重现任何情况。  

我的数学计算出了错误(31位到30位总是让我感到困惑)、所以在接下来的几天里、当我有机会获得机会时、我会在实验室中再次检查这一点。  

这是一个有趣的问题、似乎我们过去没有看到过类似的问题。 由于噪声原因、大多数串联电阻在输入端保持低电平。 我们过去曾施加输入电流来确认绝对最大 规格、但我认为我们在该测试期间也没有查看性能。 经过 PGA 级(并传输到 CAPNN 引脚)的振荡是一个很好的提示。 对我来说、这似乎不是来自参考文献。  电阻器的存在决定了是否存在振荡、这一事实进一步加强了这一点。

与此同时、我将询问团队是否有明显的事情、但我的猜测是、我需要一种复制方法。 我将在接下来的几天内让您保持在循环中。

最棒的

Cole

您好、Cole、

我将等待进一步的发展。

ADC PGA 级振荡的另一个可能原因是 AINN 在斩波频率下振荡。

我期待了解您是否也可以通过在 AINN 引脚上使用1K/1K5电阻器来观察它们、以及您是否可以观察到流过它的平均电流为40uA。

这将有助于我们 判断我的 ADC 是否正常工作。 (不幸的是、我没有另一个测试)。

Daniele

Daniele、您好！

您是否确认关闭斩波时此问题消失(CHO[3])？ 我们有一个线索、但我还无法重现、因此我们希望在您的身边寻求帮助。

最棒的

Cole

您好、Cole、

我无法更改该位、因为 FPGA 仅在斩波模式下使用 ADC 来提高自1/f 噪声抑制性能。

对 ADC 的 FPGA 命令进行的每一项更改都是硬编码的、正如您所知、我正在使用的 FPGA 是 OTP。

我猜 PGA 级可能会有一些问题、因为振荡频率与 PGA 斩波频率相同。

您是否意味着对电路进行更改以使其重现我的电路、您无法观察到任何问题或异常行为？

最棒的

Daniele

您好、Cole、

我刚刚离开了我工作的公司。

无论如何、我想通知您、只要我看到、我们的 ADC 很可能会损坏、即使它可以转换数据。 实际上、在尝试重现我们的问题时、您在 AINN 引脚上没有看到任何振荡。

与我一起处理它的人正在测试电路板、还应该用一个新的 ADC 取代 ADC。

如果他需要更多的建议或支持、他将重新讨论此主题。

感谢您为我们提供的所有支持。

最棒的

Daniele Lippi

Daniele、您好！

感谢您的告知！ 是的、我尝试了另外几次复制它、但我没有成功。

好的、感谢您的更新。 如果他们有指向此主题的链接、我建议他们从该主题中提出相关问题(使用顶部的橙色按钮)、如果在他们需要提出相关问题时锁定。 我们仍在观察、但对于可能发生的情况、没有什么特别明显的事情。 我将尽力保持此线程的更新。

无论如何，我祝愿你在你的下一个职业生涯中好运！ 很高兴在论坛上遇到一位称职且乐于接受的工程师。

最棒的

Cole