This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J2700:什么会产生 ADC12J2700的 JESD 引脚的偏置电压?

Guru**** 1688270 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1124794/adc12j2700-what-creates-the-biasing-voltage-of-the-jesd-pins-of-the-adc12j2700

器件型号:ADC12J2700

你好。

有人能告诉我 JESD 引脚偏置的实例是什么吗?  这些 是器件的 DS [7:0]_P 和 DS [7:0]_N 引脚。  偏置是在加电时自动建立还是由某些 SPI 命令产生?  

我们有一张卡片、经过一段特定的时间后、偏置电压突然从400mV (正常)下降到0.04V、我们正在尝试弄清它的情况。

谢谢  

Layne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Layne、

    这应该会自动出现/偏置。 您的 JESD 线路是否与0.1uF 串联电容器交流耦合?

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    哦、这是一个自动事件。  好的。  是的、JESD 网络具有交流电容器。  这就是为什么我可以清楚地看到偏置实际上是来自 FPGA 的 zero....no 影响。

    仅供参考、这是一个间歇性问题、它有一个大问题、很难看到发生了什么问题

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Layne、

    是的、它将是自动的。 这是一个较旧的器件、因此我将再次检查。

    您能否在多个器件或电路板上看到问题?

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Layne、

    偏置是自动建立的。 加电后、器件以 jmode 2启动。 必须将 syncse 拉低以开始传输 K 字符以启动 JESD 初始化过程。  

    此致、

    Neeraj

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob

    很抱歉我没有看到这个。  在同一张卡片上没有只有4张,但我不知道是什么原因。  其他都还可以。  只是这个在 JESD 引脚上没有正确的偏置。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Neeraj

    感谢您提供信息。 遗憾的是、此 JESD 固件在其他卡上工作、我们可以看到同步被拉低。  此卡很常见、因为4个 ADC 中只有1个已损坏、但所有电压均存在、未发现任何异常。  由于某种原因、它几乎像是一个坏的 IC。