This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1125953/ads7066-sdo-state-with-avdd-off
您好！
当 AVDD (模拟电源)关闭但 DVDD 开启时、ADS7066的 SDO 引脚的状态是什么？ 它看起来 SDO 电平仍然为高电平、并干扰共享 SPI 总线上其他 SPI 从器件的 SPI 通信。
在系统中、当系统进入省电模式时、ADS7066的 AVDD 关闭。 在该模式下、SDO 引脚应具有高阻态。
此致、 横田新一
您好、Shinichi-San、
ADS7066的/CS 输入的状态是什么？ 我们需要进行一些挖掘、以查看是否存在 AVDD 缺失的影响、但 SDO 通常仅在/CS 输入为高电平时才置于三态。
TOM-SAN、
在这种情况下、/CS 输入上拉至高电平。 因此、SDO 输出应为 Hi-Z 但是、当 AVDD 电源关闭时、SDO 看起来变为高电平。 这是问题所在。
您能深入了解一下吗？
横田洋三先生、您好！
我为您提供了更多详细信息。 ADC 内核、包括数字电路、由 AVDD 供电。 如果 AVDD 断电、则器件无法正常工作。 如果 DVDD 在 AVDD 之前加电、则器件不会发生故障、但在 AVDD 加电之前、数字输出将无法正常工作。
