[参考译文] ADS130E08：在菊花链模式下配置和读取数据

Weslley、您好！

感谢您的发帖。

您是否考虑了器件0的 LSB 和器件1的 MSB 之间额外的"无关"位？ ADS130E08数据表的图36对此进行了说明。

我假设您在两个器件之间共享了 CLK 引脚、对吧？ 在使用相同的寄存器设置配置两个器件后、还必须对 START 引脚进行脉冲或发送 START 命令以重新启动转换并将 DRDYn 中断同步到同一 CLK 边沿。

此致、

Ryan

您好、Ryan、

是的、我考虑了额外的"无关"位。 此外、CLK (外部晶振)在器件之间共享、并且我在配置之后/读取数据之前发送 START 命令。

在菊花链模式下、我能够从第一个器件正确读取数据、我的问题是从第二个器件捕获数据。

我的位移代码：

#define UPPER_1_BITS 0x80 // 1000 0000
#define LOWER_7_BITS 0x7f // 0111 1111

uint8_t rx[40] = {0};

/*
 * rx[0] = empty
 * rx[1 - 3] = status bits (device 0)
 * rx[4 - 19] = data (device 0)
 * rx[20 - 39] = "don't care bit" + 3 status bytes + 16 data bytes (device 1)
 */

uint8_t aux_rx[19] = {0}; // 3 status bytes + 16 data bytes

for (size_t i = 0; i < sizeof(aux_rx); i++)
{
  aux_rx[i] = ((uint8_t)((rx[20 + i] & LOWER_7_BITS) << 1) | (uint8_t)(rx[20 + i + 1] & UPPER_1_BITS) >> 7);
}

此致、

Weslley

您好、Weslley、

当您说无法正确读取数据时、数据从第二个器件看起来是什么样子的？ 您是否看到随机位或全部为0x00？  

让我们来看看其他几件事：

1. 您能否确认两个器件上的 DRDYn 是否同步？
2. 您能否共享一个显示状态为+ CH1-8 +"无关"+状态为+ CH1-8的完整帧的逻辑分析仪捕捉？ 总共应该有305位(2x (24 + 8x16)+ 1)。

如果您可以共享显示 ADS130E08连接的部分原理图、这可能也会有所帮助。

此致、

Ryan

您好、Ryan、

当我从第二个器件捕获数据时、它都是随机位。

我没有逻辑分析仪、但我已将示波器连接到两个 DRDY 输出(第二个器件 DRDY 保持悬空)。

当仅将第一个板连接到我的背板时、第一个板的 DRDY 信号每125us 出现一次。 当我连接第二个电路板时、第二个电路板的 DRDY 也会每125us 出现一次、但第一个电路板的 DRDY 会每75秒出现一次、因此它们不会同步。

此致、

Weslley

您好、Weslley、

感谢您的澄清。 在这种情况下、当您从两个器件读取数据时、来自第二个器件的数据可能会被新的转换结果覆盖。 在器件1的帧中间的某个点、您可能会再次注意到0xC00000 状态字。

您是否能够通过向 START 引脚发出公共脉冲来同步两个器件？

同步两个器件的数据速率后、您需要确保 SCLK 频率足够快、能够在一个数据速率周期内读取全部305个位。 在8kSPS 时、考虑到时序规格、您将需要略高于2.44MHz 的 SCLK 频率。

另一种确认同步器件正常的方法是将两个器件配置为 RDATA 模式(而非 RDATAC 模式)。 在此模式下、仅当发送 RDATA 命令时才会将新数据加载到输出移位寄存器中。 这样、您就可以从两个器件读取最近的转换结果、而无需担心新数据会覆盖帧中间的旧数据。

此致、

Ryan

您好、Ryan、

我将 SCLK 增加到了4MHz、现在我能够始终使用 RDATA 命令从两个器件读取数据。 奇怪的是、来自第一个器件的数据(蓝色)不像第二个器件(橙色)那么清晰。

DRDY 每75美元就会持续发生一次。 您认为这是否与读取第一个器件时的不良信号质量有关？

编辑：两个信号都来自信号发生器(单独的通道、相同的振幅和频率)、并且彼此之间的相位间隔仅为180°。 单独读取时、两个信号都正常。

提前感谢。

Weslley

您好、Ryan、

我能够修复问题并正确读取数据。 问题是由于我的电路接线故障造成的。

我唯一想解决的问题是每75uS 的 DRDY 脉冲。

此致。

Weslley

您好、Ryan、

它发挥了作用。

我按照您的建议使用了内部振荡器、并且能够以菊花链模式同步两个器件、从而每125us 输出一次 DRDY 信号。

感谢您的所有帮助。

此致、

Weslley

您好、Weslley、

感谢您让我们知道这是有效的。 似乎这两个器件最初并不使用相同的时钟频率。 为了实现最精确的同步、两个器件必须接收相同的外部时钟、或者一个器件必须将其内部时钟输出到另一个器件。 如果在一个时钟周期内同步到足够了、那么两个器件都可以使用自己的内部时钟、我们可以关闭这个线程。  

此致、

Ryan