主题中讨论的其他器件: LMK04828、 ADS54J64
您好!
我已 将 ADS54J64EVM 和 TSW14J56EVM 板彼此相连、并且我已按照第2.2节所述运行示例设计。 我使用 ZC706 Zynq-7评估板为 LK04828提供61.44MHz 时钟基准。 现在、我要按照 ADS54K64EVM 手册的第3.2节将 LMK04828置于时钟分配模式、以便使 ADC 采样率等于 LMK_CLK_IN 处的频率。 手册指出 、有一个宏状态脚本 LMK04828_config1.cfg 可执行此操作、但它根本不解释如何加载它。 手册确实说明了"如果需要 在时钟分配模式下操作 LMK04828器件、则必须通过移除 JP2上的短接跳线来禁用板载 VCXO。" 我可以轻松地执行该操作、但不确定如何对 ADS54J64EVM 上的 LK04828和 CPLD 进行编程、从而将电路板置于时钟分配模式并使 ADC 采样频率达到我 的 LMK_CLK_IN 频率。
谢谢、
Keira