在我的应用中、在同一实例(音频单端)下需要使用五个或更多传感器进行采样。 请参阅数据表中的图58。 如果我使用五个 ADS8860、在10MHz 的 SCLK 上、DOUT 帧大小为5 x 16位= 80位应该就足够了。 但是 、我熟悉的 MCU 只能支持8-16位的 SPI 帧大小。 如果没有定制的 FPGA SPI 实现、则菊花链式5个或更多 ADS8860似乎是不可行的。 你有什么建议吗? 或者、您是否知道有任何支持此实现的 MCU?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在我的应用中、在同一实例(音频单端)下需要使用五个或更多传感器进行采样。 请参阅数据表中的图58。 如果我使用五个 ADS8860、在10MHz 的 SCLK 上、DOUT 帧大小为5 x 16位= 80位应该就足够了。 但是 、我熟悉的 MCU 只能支持8-16位的 SPI 帧大小。 如果没有定制的 FPGA SPI 实现、则菊花链式5个或更多 ADS8860似乎是不可行的。 你有什么建议吗? 或者、您是否知道有任何支持此实现的 MCU?
您好 Steve、
我不知道任何可以直接支持80b SPI 帧的 MCU、但大多数处理器可以支持16b。 典型的方法是使用 IO 引脚来控制 CONVST 引脚。 CONVST 的上升沿将启动转换过程。 转换延迟为710nsec 后、您可以使用 MCU SPI 外设传输5个单独的16b 子帧、同时保持 CONVST 引脚为高电平。 在这种情况下、SCLK 在80b 帧期间将不连续、每次16b 传输之间会有延迟、但 ADS8860将支持这种类型的传输。 在5个子帧(总共80个 SCLK 下降沿)之后、您可以将 CONVST 拉至低电平以结束传输过程。 再次将 CONVST 置为高电平、SCLK 置为低电平、将启动下一次转换。
此致、
Keith Nicholas
精密 ADC 应用