[参考译文] ADC12D1600：有关 ADC12D1600的一些问题

您好，Jiahui，

请参阅下面我的评论。

此致、

Rob

a)该芯片包括多路信号分离器和非多路信号分离器模式。 在多路信号分离器模式下、DI 和 DID 之间是否存在固定相位关系？ 还是只是简单的采样序列？ RR：只是一个简单的采样序列。 我将学习图3以使用此模式。

b)设计人员根据什么选择多路信号分离器和非多路信号分离器模式？ RR：实际上取决于应用以及可用于捕获 ADC 数据的功能/资源。 如果选择了1：2多路信号分离器模式、则输出数据速率会降至每条总线上输入采样速率的一半。 当选择非多路信号分离器模式时、每个通道上的输出数据速率与输入采样时钟速率相同、并且每通道只有一条12位总线有效。

c)多路信号分离器和非多路信号分离器模式之间是否存在任何其他差异、不同之处在于输出数据时数据端口速率和输出数据位数是不同的？ rr：不、不是真的、请看我对问题 b.的回答

d)模拟信号输入 I 和 Q 是与传统 IQ 数据流(90°相位差)相关、还是仅与两组完全不相关的信号相关？ RR：I 和 Q 是指通道 A 和通道 B。信号中没有相位关系。

e)至于 DCLK 时钟、在多路信号分离模式下、1 / 4采样率下的输出可否理解为：如果在非 DES 和多路信号分离模式下的总采样率为1.6gsps、则 DCLK 为400msps？ RR：是的、正确。