请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200EVM 您好！
我有兴趣使用 ADC12DJ3200EVM 将通信信号数字化、 ADC12DJ3200EVM 的输出将馈送到 FPGA 板。
问题1. 作为系统设计的一部分，我对 ADC12DJ3200EVM 时钟频率( 以几 KHz 为单位)抖动(以小数 DF 为单位)感兴趣，而不会影响进入 FPGA 的数字化数据信号。 这可以通过数字方式实现吗？ 或者、通过调整振荡器的 VTune (模拟) 、我该怎么做、我的限制是什么？
我的意思是模拟是、将 信号 发生器的正弦信号应用到 ADC 的某些输入端口/引脚、以"抖动" ADC 评估板的主采样时钟？
问题2. 我想更改时钟的延迟(而不是频率) 、我可以通过数字方式实现它吗？ 我可以通过模拟实现它吗？ 我该怎么做、我的限制是什么？
问题3. 对于上述任何实现、我是否需要添加任何额外的电路或
Sarmad Albanna 博士
光学工程师
NGC- CA
