请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200EVM ADC12DJEVM 使用 Xilinx 的 JESDC 内核4.2连接到 Xilinx XCVU13P。 我已正确建立链路、但上部4个通道未接收到我在下部4个通道上看到的斜坡模式；或者更具体地说、与下部通道相比、来自 JESD 内核流接口的上部128位是不正确的。 我将通过 SYNC 进入链路、Xilinx 内核报告捕获的 sysref (JESD204B、子类1)。 我在 JMODE2中运行 ADC。 在 ILA 序列之后、我没有看到任何帧错误、我可以在所有通道上传输 K28.5符号。 我已经检查了 Xilinx 内核中的 JESD 链路参数、以确认它们与 ADC 规格相匹配。 流媒体接口的高位在此模式下无效的原因是什么？
