[参考译文] ADC12DJ3200EVM：FPGA 侧未接收到 ADC12DJ3200内部斜坡波形。

你好 Neeraj

FPGA 器件的时钟由 ADC EVM 板上的 LMK04828振荡器通过 FMC 引脚提供。 我检查它时、映射看起来是正确的。 我认为 FPGA 侧的时钟接收正确、因为 PLL 已正确锁定、收发器已实现 CDR 锁定、但数据中存在位错误。 这显然意味着我在共享的屏幕截图中按照 ILA 序列获取垃圾数据。 对此有任何建议吗？

目前、我使用的是新 ADC 卡 REV A、并为此使用兼容的 ADC GUI。 我还有 REV E3 ADC 卡、我打算使用它进行测试、但我希望找到一个在网上找不到的兼容 ADC GUI。 您能否为 REV E3 ADC 卡共享 ME 兼容的 ADC GUI。

此致

Rohit

您好、Rohit、  

让我看看是否可以找到 ADC GUI 的 vE3版本并将其发送给您。  

此致、

Neeraj  

你好 Neeraj

谢谢、等待 ADC GUI 的修订版 E3。

此致

Rohit

你好 Neeraj

我可以在我的末尾找到旧版本的 ADC GUI、我尝试过这种方法、但行为与之前相同。 我无法在 FPGA 端接收到正确的数据、因为数据中存在像我之前提到的那样的位错误。 您可以建议我的任何想法或调试步骤？ 我接收 CGS、ILA 序列、同步信号运行正常、但用户数据不正确。

此致

Rohit