请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1251 尊敬的团队：
相关问题、请访问 ：e2e.ti.com/.../ads1251-sigma-delta-switching-frequency-synchronization
"由于我使用的是100%的 FPGA 引脚、我 对时钟、串行时钟求和、所有芯片都是如此。 对于每个通道、仅 MISO 引脚会有所不同。 如果我在所有通道上使用相同的计时，这是否意味着它将始终同步？
如果需要、我可以拉回计时、我关心的是获得1kHz 采样率(或尽可能在硬件中进行过采样以获得更好的本底噪声)"
你能提供什么建议吗？
谢谢、
Daniel
