[参考译文] 清除 DAC 功能不符合预期

您好！

我是否可以知道这些示波器截图是什么？ 蓝色是/CLR？

请在上电后共享运行顺序。

此致、

AK

您好！

Bule 为/CLR。

DAC 配置有7个基本步骤：

 1.配置 SPIC委 会为 DAC 器件上电并启用流模式。 将 x"0A8C"写入地址03。

2.配置 SYNCCONFIG 以启用同步输出模式。 将 x"FFF"写入地址06。

3-6.  配置 DACRANGEn 将输出范围设置为0~20V。 将 x"22222"分别写入地址0A、0B、0C、0D

7. 将 DACPWDWN 配置为相应的单通道上电。 将数据从 CPU (通道启用)写入地址09。

配置后、每个基本周期向 DAC 地址10发送数据、并在传输后将 LDAC 引脚置为有效。 数据更新周期为10us。

在 LDAC 引脚置位约60ns 后、清零信号可能会在基本周期结束时生效。

BR/Wang Peng

您好！

基本上、您在 LDAC 置位为右(低)后发出/CLR 命令？ 应用/CLR 时/CS 信号的状态是什么？ 在应用/CLR 命令之前、您是否等待输出稳定？

在/CS 上升沿到/CLR 下降沿之间、我们需要40ns 的最小值。

此致、

AK

您好！

在 LDAC 后应用/CLR 命令之前、您需要等待至少2.4uS。 基本上、/CLR 命令用作另一个 DAC 更新。 因此、您需要遵守数据表规格中的 tDACWAIT。

否则、器件将忽略此/CLR 命令。

希望这澄清了您的疑问。

此致、

AK

您好，

实际上、当/CLR 为电容(低)时、LDAC 已取消置位(高)、/CS 信号为高电压。 /CS 上升沿和/CLR 下降沿之间的时间超过80ns。

BR/Wang Peng

您好！

在下图中 、将提取 LDAC 信号的状态、并在/CLR 命令之前应用该状态。 在/CLR 激活250ms 后、输出仍保持20V。

/CLR 命令用作另一个 DAC 更新，这是否意味着发出/CLR 命令时应接收 LDAC 信号(低电压)？

BR/Wang Peng

您好！

因此、您的意思是/CLR 信号的负边沿应在/LDAC 后等待2.5ns、清除功能不仅由/CLR 的下降边沿触发、而且还包括低电压。

BR/Wang Peng

您好！

不是2.5nS、而是2.5uS

此致、

AK

理解、这是一个拼写错误。

BR/Wang Peng

您好！

让我知道调试的状态。

此致、

AK