[参考译文] ADC12DL3200：4条 LVDS 总线上的样本对齐

您好、Khee、

我们将对此进行研究、并将于周一返回给您。

此致、

Rob

尊敬的 Rob：

此查询是否有任何更新？

谢谢、

Khee

Neeraj、您好！

是的、我将 LALIGNED 位设置为"1"。

我的其他设置包括：

－选择单通道模式下的 INA

- LFRAME = 8个样本

-器件采样时钟= 6GHz

我已经看到、当 LFRAME = 8个样本时、偶尔在一条或两条 LVDS 总线上、第一个样本将相对于其他总线被8个样本偏移。

是否需要 SYSREF 来复位 Strobe 发生器、以便对齐所有 LVDS 总线中的样本？ 我在其中一个帖子中看到、如果您的设计中只有一个 ADC12DL3200器件、则不需要 SYSREF、因此我不需要 SYSREF 信号。

此致、

Khee

您好、Khee、

不需要、如果您有一个 ADC12DL3200器件、则不需要 SYSREF 信号。  

此致、

Neeraj  

Neeraj、您好！

是否有人建议我为什么偶尔会出现样本错位？

谢谢、

Khee

您好、Khee、

您能否共享用于对 ADC 进行编程的寄存器写入值？ 必须在测试图形模式下进行测试？

此致、

Neeraj

Neeraj、您好！

以下是我对 ADC 的寄存器写入：

寄存器   数据

0x000      0xB0

(等待5毫秒)

0x200      0x00

0x061      0x00

0x060      0x01

0x030      0xFF

0x031      0xFF

0x032      0xFF

0x033      0xFF

0x062      0x02

0x201      0x07

0x202      0x08

0x204      0x02

0x206      0xFF

0x205      0x11

0x190      0x10

0x048      0x00

0x061      0x01

0x200      0x01

我将使用默认测试模式作为 FPGA 中位滑动逻辑的输入、以对齐来自所有 LVDS 总线通道的位模式、这似乎工作正常。

此致、
Khee

您好、Khee、

测试模式是否按预期工作。 当您看到样本未对齐时？ 如果您将输入信号施加到 ADC 并查看正常数据？

此致、

Neeraj

Neeraj、您好！

是的、我看到在向 ADC 施加正弦波并查看捕获的样本时偶尔出现样本偏差。

此致、

Khee

Neeraj、您好！

当采样频率降低一半时、问题仍然存在。

此致、

Khee

您好、Khee、

这是我认为可能是问题原因的原因。  

FIFO 在 FPGA 端有问题。  未正确执行 FIFO 来对齐 LVDS 数据组。

每个总线都有自己的选通脉冲的原因是为了便于使用 FIFO 来对齐数据。 帧大小为8个样本、因此8个样本的移位是一个帧。 如果发生以下情况、这种类型的移位很常见：

1. 到达 FIFO 的总线/选通信号之间的偏差过大(由 PCB 或其他源引起)
2. FIFO 的实现深度大于8个采样(每个总线)、并使用一次性方法在不正确考虑偏差的情况下复位 FIFO 写入指针。

请提供以下信息。  

1. 您是否使用 FIFO 对齐来自四条总线的 LVDS 数据？ 如果没有、请解释总线是如何对齐的。
2. 如果使用 FIFO、FIFO 的深度有多深？
3. 如果使用 FIFO、那么每个总线的写入指针是如何初始化的？ 每个总线的选通信号是否用于初始化指针？ 如果是这样，每个选通脉冲是否初始化指针(每8个样本)，或者只有“第一个”选通脉冲才初始化指针？ 如果仅使用“第一个”选通脉冲，如何确定“第一个”脉冲是什么？ 如何确保所有四个 FIFO 正确识别“第一个”脉冲以避免8个样本移位？

此致、

Neeraj

Neeraj、您好！

请查看我对您以下问题的回答：

    1.您是否使用 FIFO 对齐来自四条总线的 LVDS 数据？ 如果没有、请解释总线是如何对齐的。

      是的。 我使用 Xilinx 提供的 IP 来捕获 LVDS 数据。 IP 内有一个8样本 FIFO。

    2.如果使用 FIFO、FIFO 深度有多深？

      见对1的答复。 以上内容。

    如果使用 FIFO、那么每个总线的写入指针是如何初始化的？ 每个总线的选通信号是否用于初始化指针？ 如果是这样，每个选通脉冲是否初始化指针(每8个样本)，或者只有“第一个”选通脉冲才初始化指针？ 如果仅使用“第一个”选通脉冲，如何确定“第一个”脉冲是什么？ 如何确保所有四个 FIFO 正确识别“第一个”脉冲以避免8个样本移位？

      我无法控制 FIFO 写入指针。 这可能是我的问题的原因。

此致、

Khee

Neeraj、您好！

您能否确认对齐 ADC 样本不需要 SYSREF 信号。 谢谢。

此致、

Khee