This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS42JB69EVM:FPGA 接口的 ADS42JB69EVM 验证源代码。

Guru**** 1809840 points
Other Parts Discussed in Thread: ADS42JB69, ADS42JB69EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1047359/ads42jb69evm-ads42jb69evm-verilog-source-code-for-fpga-interface

器件型号:ADS42JB69EVM
主题中讨论的其他器件:ADS42JB69TSW14J10EVM

我们将通过 ADS42JB69EVM + KC705评估 ADS42JB69。 您是否会帮助为此项目提供 Verilog 源代码?

此致、

利亚宁

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我的电子邮件:lianbing.shi@sofer.cn

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Lianbing、

    此项目的源代码可在 TI 网站上的 TSW14J10EVM 产品文件夹下找到。 这是由 Xilinx 创建的、可能不应在实际应用中使用、因为它被设计用于 HSDC Pro GUI 软件、并且未进行优化。 TI 确实提供了可与此 Xilinx 器件配合使用的免费 JESD204B IP 和示例源代码。 如果对此感兴趣、请访问以下链接以请求此 IP:

    https://www.ti.com/tool/TI-JESD204-IP

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    注意到。 感谢您的大力支持。

    此致、

    LB SHI