请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS112C04 大家好、
SCL 开始时有噪声。
这是问题吗？
我很担心、因为数据表中的高电平信号没有固定时间。 
此致。
Kengo。
Kengo、
任何高于0.7VDD 的值都将被解释为逻辑高电平。 0.6VDD 也有可能被互操作为一个逻辑高电平、但是这并未被指定。 因此、当数字信号通过0.7VDD 电平时、您可以确定其将作为逻辑高电平进行互操作。
所附示为逻辑阈值工作原理的示例。 我希望这有助澄清问题。 首先、您需要知道什么是 DVDD。 在本例中、DVDD=5V。 这会将逻辑阈值设置为0.3*5=1.5V，而0.7*5=3.5V。 如果信号高于3.5V、则为逻辑高电平；如果低于1.5V、则为逻辑低电平；如果信号介于1.5V 和3.5V 之间、则为不确定状态。 当信号从低电平转换为高电平时、它将经历决定性状态。 它不应在“很长”的时间内保持这种状态。 这就是存在上升时间规格的原因。 因此、对于 i2c、标准模式的上升时间需要小于1000ns、快速模式的上升时间需要小于300ns。 图中显示了可能出现的问题、这些问题会形成进入决定性状态的噪声以及较长的上升时间。 单击图像以获得更好的分辨率。 但愿这对您有所帮助。
来回答您的第二个问题。 是的、DVDD 上的噪声将影响逻辑阈值。 如果 DVDD 降至较低的电压、则逻辑阈值也会下降。
艺术、
非常感谢您的评论。
我了解阈值。
我对 判断 SCL 的电路内部结构有疑问。
是否从 VDD 中减去 SCL 及其由比较器确定的值？
我断开电路。 
请给我评论。
此致。
Kengo。
Kengo、
该阈值 由 DVDD 设置。 只需将您的信号与 DVDD 设置的逻辑电平进行比较即可。 我希望下图对您有所帮助。
艺术、
感谢你的答复。
我有一个简单的问题。
不确定状态是否有时间限制或标准时间？ 
此致。
Kengo。
