主题中讨论的其他器件:DAC39J82、
- 我们将 FMC_SEN_DAC 和 FMC_SEN_LMK 视为 低电平有效 信号,我们已将其连接到多路复用器,并在选择线路的帮助下运行 LMK 或 DAC。
- 查询: 您能告诉我们这些信号的有效电平吗?
- 参考原理图、我们将引脚的方向配置如下、请确认方向是否正确。
- FMC_SDIO => FPGA 的输出和 EVM 的输入(连接到 CPLD)。
- FMC_SDO => EVM 的输出和 FPGA 的输入。
- FMC_B5 => EVM (DAC)的输出和到 FPGA 的输入。
- FMC_B6 => EVM (LMK)的输出和 FPGA 的输入。
- FMC_SDIO => FPGA 的输出和 EVM 的输入。
- FMC_SDO => EVM 的输出和 FPGA 的输入。
- 查询: 请告诉 我们应该使用哪些信号来启动 SDIO 和 SDO。 此外、请提及 上述所有引脚的功能。
- 我们目前使用的 SCLK 频率为6.25MHz。
- 查询: 这是否可以使用,或者我们是否需要进一步减少。 根据数据表、提到使用最大20MHz。
- 根据 DAC_39J82数据表、有人提到 SPI 接口 默认为三个有线接口、为了使其 成为四个有线接口、建议将 CONFIG2寄存器的第7位(sif4_ENA)设为高电平。
- 查询: 我们目前正在使用4个有线 SPI 控制器;您能否通过将 CONFIG2寄存器的第7位写为高电平来确认它是否正常工作。
- 查询: 4线 SPI 控制器能否从一开始就使用?