请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS42LB69 您好！
我想通过 LMK 4828将 ADS42LB69时钟输入作为 LVDS 进行馈送。 LMK 输出端已经有100nF 的交流耦合电容；因此、我是否仍需要将交流耦合电容放置在 ADS42LB69的 clk 输入端、如2016年5月修订的 ADC 数据表图118所示？
另一个问题是、放置在 ADC 时钟输入端的100欧姆端接电阻、在数据表的图118中 、交流耦合电容器放置在100欧姆端接电阻之后(更接近 ADC)。 是这样吗？ 我们是否不需要在交流耦合电容器之后放置端接？
我的最后一个问题是需要置于 LMK 的 HSDS/LVDS 输出端的560欧姆端接电阻。 该电阻是否会干扰 ADC 侧时钟输入端的100欧姆电阻？
提前感谢您的帮助。
此致。
