[参考译文] ADS42LB69：ADS42LB69

admin

Other Parts Discussed in Thread: ADS42LB69

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADS42LB69

您好！

我想通过 LMK 4828将 ADS42LB69时钟输入作为 LVDS 进行馈送。 LMK 输出端已经有100nF 的交流耦合电容；因此、我是否仍需要将交流耦合电容放置在 ADS42LB69的 clk 输入端、如2016年5月修订的 ADC 数据表图118所示？

另一个问题是、放置在 ADC 时钟输入端的100欧姆端接电阻、在数据表的图118中、交流耦合电容器放置在100欧姆端接电阻之后(更接近 ADC)。是这样吗？我们是否不需要在交流耦合电容器之后放置端接？

我的最后一个问题是需要置于 LMK 的 HSDS/LVDS 输出端的560欧姆端接电阻。该电阻是否会干扰 ADC 侧时钟输入端的100欧姆电阻？

提前感谢您的帮助。

此致。

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

LMK 的输出与 ADC 时钟引脚的输入之间只需要一组交流耦合电容器。

LMK 的输出是否配置为 LVDS？如果是、则需要在远端、ADC 时钟引脚输入附近使用100欧姆端接。

如果 LMK 输出配置为 PECL、则需要在 LMK 输出附近使用560 Ω 终端。如果两个器件之间的连接较长、为2英寸或以上、我们在过去发现、可以使用额外的100欧姆端接来帮助获得驻波和更佳的信号完整性。

此致、

Rob

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Rob：

我计划将 LMK 的输出配置为 LVDS、因此我将移除560欧姆。

对于交流耦合电容器、您认为最好将它们放在什么位置、靠近 LMK 或靠近 ADC？在任何一种情况下、我都计划在交流耦合电容器之后放置100欧姆端接电阻、这是否正常？

对于您的最后一条评论、ADC 将在250MHz 下工作；因此、当我在_p 和_n 之间使用第二个100欧姆端接时、假设接近 LMK 输出和一个接近 ADC 输入、组合电阻将为50欧姆、这是否是 LVDS 端接的问题？

最后、在 LMK 的 EVM 原理图中、PECL 输出端接在每个_p 和_n 线路上的240ohm 至 GND。在同一原理图中、HSDS/LVDS 输出端接在_p 和_n 线路之间的560 Ω 电阻器。这是否与你所说的不相矛盾，我有点困惑。如果您能为我清除它、我将不胜感激。

此致。

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、EG、

我会将交流耦合电容器放置在最靠近 ADC 时钟输入的位置。我还会将100欧姆端接放置在交流耦合电容器附近和之前。 LVDS 上的100 Ω 差动端接可与电路竞争、因为这些输出实际上是基于电流的。

我不会双终止。很抱歉造成混淆。我只是说、如果您使用 PECL 类型的输出、建议进行近端和远端终端。

EVM 的原理图很旧、因此560欧姆可能只是占位符。因此、正确的是、PECL 在每个输出桥臂上使用240欧姆接地、位于 LMK 输出的附近。

此致、

Rob

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢 Rob。

数据转换器（参考译文帖）(Read Only)