This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我想知道如何配置 TSW14J57EVM 的 Arria10 FPGA JESD204B。
我们的测试配置:
EVM:AFE7950EVM <-> TSW14J57EVM
Latte 脚本:AFE79xx_EVM_Mode7.py
[英特尔 Arria10*版英特尔 JESD 204B IP 用户指南]
网址: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_jesd204b.pdf
第14页
2.7.业绩和资源利用情况表8. JESD204B Intel FPGA IP 性能
根据上述模式7 TX、输入速率应为737.28Msps。 我感到困惑的是,尽管 Arria10可以支持高达300 MHz 的输入速率。 英特尔 JESD204B IP 用户指南‘M‘μ A ax Link 时钟=数据速率/40 = 15Gbps/40 μ s、它是375 MHz。 它远低于737.28MSPS。
请告诉我我我的想法有什么错误吗?
此致。
您好、Louis、
每个 I 和 Q 通道的数据速率为737.28MSPS 、每个采样具有16位。 每个 I 或 Q 通道的数据通过32位并行总线发送到 Arria10的 JESD 块。 由于这种并行化, 32位总线中每个位的实际数据速率将为737.28*16/32=368.64Mbps。
在8b/10b 编码后,每个 I 或 Q 通道的数据速率为737.28*16*(10/8)= 14745.6 Mbps。 但该数据通过40位并行总线发送到串行器块、以将每个位的数据速率保持在14745.6/40=368.64Mbps。 这就是将链路时钟设置为368.64MHz 的原因。
在 SERDES 块中、该数据会串行化为以14745.6Mbps 运行的 SERDES 通道。
此致、
Vijay