This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1299-6:DRDY 引脚在下一次采样前是否切换

Guru**** 2581345 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1014821/ads1299-6-does-the-drdy-pin-toggle-before-the-next-sample

器件型号:ADS1299-6

如果在连续读取模式期间错过单个采样、DRDY 将在下一个采样可用之前切换? 我担心当 DRDY 处于低电平时禁用 IRQ 处理程序、然后启用 IRQ、从而阻止样本进入 MCU。

谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    感谢您发帖。

    在连续转换模式下、如果 DRDYB 变为低电平(无 SCLK)后 DOUT 上的数据未读回、则在返回低电平之前、它将保持低电平并变为高电平4 tCLK、这表示新数据已就绪。 请参阅下图以供参考。 请注意、无论从器件检索数据还是通过 DIN 引脚发送命令、DRDYB 都将在第一个 SCLK 下降沿变为高电平。

    谢谢

    -TC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、那么、在每次新采样之前、DRDY 引脚将变为高电平并持续4个 tCLK 周期? 本质上、它只在 TDR - 4*tCLK 的时间内保持低电平、并且数据必须在该时间范围内被读取。

    只要重新启用 IRQ 且 ADS 保持连续读取、我最终将检测到 DRDY 变为低电平。 在禁用 IRQ 期间、我可能会错过一些样本、但这是可以预料的。

    我的理解是否正确?

    再次感谢您的帮助、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    [引用 userid="70239" URL"~/support/data-converters-group/data-converters/f/data-converters-forum/1014821/ads1299-6-does-the-drdy-pin-toggle-before-the-next-sample/3750292 #3750292]OK、那么在每次新采样之前、DRDY 引脚将在4个 tCLK 周期内变为高电平? 本质上、它只在 TDR - 4*tCLK 的时间内保持低电平、并且必须在该时间范围内读取数据。[/QUERT]

    如果器件没有 SCLK (用于数据读取或命令)、则会出现这种情况。 在 4个 tCLK 周期内更新新数据、应避免读取数据。

    [引用 userid="70239" URL"~/support/data-converters-group/data-converters/f/data-converters-forum/1014821/ads1299-6-does-the-drdy-pin-toggle-before-the-next-sample/3750292 #3750292"]只要重新启用 IRQ 且 ADS 保持连续读取状态、我最终将检测到 DRDY 变为低电平。 禁用 IRQ 期间、我可能会错过一些样片、但这是预期的。

    是的、正确。  

    谢谢

    -TC