主题中讨论的其他器件:ADS54J66、 ADS54J69、 LMK04828
女士们、先生们、
如果是 ADS54J66、则最新数据表中不匹配。
在数据表 ads54J69 2015年11月第68页中、我看到:
看起来 JESD PLL 模式在位0上... 或1:0... 这可能是图140中的错误。
因此、数据表中存在不一致之处。 我将联系 TI 并让他们解决这个问题。
此外、TI 的配置示例"ADS54J66_BYPASS_4421.cfg"还声明:
LMK04828
0x10F 0x66
ADS54Jxx_analog
0x0000 0x81
0x8053 0x80 //除以2
ADS54Jxx_digital
0x6800f7 0x01 //数字顶部复位
0x680042 0x00 //奈奎斯特区域选择第一个奈奎斯特= 0
0x68004E 0x80 //第二奈奎斯特有效性
0x680000 0x01 //重置数字页6800h
0x680000 0x00 //清除复位
0x614100 0x08 //旁路模式
0x6A0016 0x02 // JESD PLL 模式40x
0x690000 0x80 //设置 CTRL K、JESD 模式 EN
0x690006 0x0F //将 K 设置为16
LMK04828
0x10F 0x06
// LMFS = 4421模式 10Gbps
现在、它开始变得令人困惑。 位0为"0"、因此我希望使用"20x 模式"、但配置文件显示"JESD PLL 模式40x"。 但是、数据已交付、似乎可以正常工作。
附件也是我的配置文件。 您能否检查此配置是否没有不一致/矛盾、这将阻止我们评估此芯片在我们大量 application.e2e.ti.com/.../MG84_5F00_LMK04828_5F00_216MHz525_5F00_3MHz383_5F00_866MHz101_5F00_3MHz8383_5F00_ADS54J66_5F00_433MSaps050_5F00_LMFS_5F00_4421_5F00_config.cfg 上的噪声
此致
Goran