[参考译文] ADS62P25：ADC 输入和输出放置时钟接口

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1028728/ads62p25-adc-input-and-out-put-clock-interface

器件型号：ADS62P25

您好！

我的设计中使用的是 ADS62P25IRGCT
CLKP 和 CLKM 的输入(引脚编号：25、26)来自 FPGA
FPGA 在1.8V 电源下工作
ADC 的 AVDD 和 DRVDD 连接到3.3V
如果我将 FPGA 的时钟提供给 CLKP 和 CLKN、是否会出现问题
并将 CLKOUTP 和 CLKOUTM 重新连接到 FPGA 本身
这些电压电平是否会成为一个问题
FPGA 可作为 LVDS 驱动、共模电压为1.2V

此致、

Tensil Sebastian

4 年多前