This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1037561/ads124s08-timeout-reset-detection-by-fpga
大家好、团队、
我对 ADS124S08的串行接口超时功能有疑问。
FPGA 是否可以了解 ADC 何时发出超时 SPI 复位？
此致、
尊敬的 Sato-San：
简单来说，答案是否定的 没有指示器或引脚响应显示超时已发生且 SPI 已超时。 最佳做法是使用 CS、当 CS 变为高电平时、CS 将重置 ADS124S08的 SPI 内部。 超时功能适用于持续将 CS 保持为低电平(或连接到 GND)的客户。
要使用超时功能、必须首先通过将 SYS 寄存器中的位2置为高电平来设置寄存器设置。 如果在2^15 tclk 周期内没有发生不完整的字节传输、SPI 总线将复位。 因此、FPGA 的一种方法是在最后一次尝试通信后等待2^15个 tclk 周期、然后再开始新的通信。
您可以看到、使用 CS 比依赖超时具有很大的优势。 对于那些使用隔离技术来限制隔离通信信号数量的客户、添加了超时功能。
Bob B
