This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39J82:时钟放大器;时序

Guru**** 2381490 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1035647/dac39j82-clock-timing

器件型号:DAC39J82
主题中讨论的其他器件:LMK04832

您好!

我们使用 LMK04832NKDT 为 DAC 和 Xilinx MPSoC PL MGT 生成 JESD204B 时钟和采样时钟。
原理图设计已随附、请提供您的反馈。

设计使用详细信息:

  1. 所有 DACCLKP/N -交流耦合、LVPECL、2520MHz
  2. MGTREFCLKnP/N -在150 - 200MHz 的范围内
  3. PL_LMK_DEVCLK_P/N -在150 - 200MHz 的范围内
  4. PL_LMK_SYSREF_P/N - 在10 - 20MHz 范围内
  5. 所有 SYSREFP/N -设置为每通道速率和系统时钟频率、交流耦合和直流耦合选项、LVPECL (交流耦合) LCPECL (直流耦合)、<20MHz
  6. 1 - 360MHz 的 LMK 时钟
  7. 0 - 360MHz 的 LMK 时钟

e2e.ti.com/.../6366.WTG_5F00_LMK04832_5F00_TI_5F00_Review.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Arun:

    您能否重新连接原理图。 我无法在您之前的帖子中找到它。  

    此致、

    Neeraj

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我已使用适当的详细信息更新了该主题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    阿鲁昆马、您好!

    您的原理图对我来说很好。  

    此致、

    Neeraj