Other Parts Discussed in Thread: ADC32RF45
您好!
我使用的是 ADC32rf45定制板。
我使用 TI 团队建议的寄存器配置了 ADC 芯片、
我在 Zynq 板中配置了 JESD、但无法从 ADC 看到同步。 因此不会置位同步。
我们如何检查 JESD 路径是否正常工作。
我在寄存器中尝试了反向同步极性。
您能不能建议我们如何测试从 ADC 到 FPGA 的 JESD 路径。
此致
Balakrishna
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: ADC32RF45
您好!
我使用的是 ADC32rf45定制板。
我使用 TI 团队建议的寄存器配置了 ADC 芯片、
我在 Zynq 板中配置了 JESD、但无法从 ADC 看到同步。 因此不会置位同步。
我们如何检查 JESD 路径是否正常工作。
我在寄存器中尝试了反向同步极性。
您能不能建议我们如何测试从 ADC 到 FPGA 的 JESD 路径。
此致
Balakrishna
你(们)好
我将发送 ADC 配置文件、
我们已将 ADC 配置为2.5Gsps 采样、并将 sysref 配置为2.44MHz。
FPGA 端:8224模式,通道速率为12.5Gbps,REFCLK 为312.5MHz,使用 Qpll0。
当我们配置8个速率为12.5Gbps 的信道时、每个信道(一个信道)上配置的数据速率将是多少。
我们已将组224和225用于 MGT 通道、并将224Qpllo 用作参考时钟。
单个 JESD 块用于在没有 JESD_PHY 的情况下配置8个通道。
来自 JESD IP 的合成信号未发出、且 JESD IP 已退出复位状态。
我们尝试了建议的以前的邮件配置,但没有更改。
此致
Balakrishna
e2e.ti.com/.../adc_5F00_bypassmode_5F00_8224_5F00_by_5F00_ti_5F00_24bit.txt
您好、Balakrishna、
我已经验证了 ADC32RF45EVM 上以2.5GSPS 的速率连接到 TSW14J56EVM 的配置文件。 我使用了(2500/1024) MHz 的 SYSREF 频率。
由于12.5GSPS 是相当高的通道速率、您可能需要调整 JESD 摆幅和通道去加重设置、以获得良好的眼图裕度。 可以使用寄存器调整这些设置
JESD 输出摆幅: 主页中的寄存器03Dh (地址= 3Dh)
通道去加重功能:JESD 数字页面中的寄存器032h-035h (地址= 032h-035h)
此致、
Vijay
您好、Bala Krishna、
请找到 用于3分频实模式的 ADC 配置文件。 它使用与您要使用的 DDC 旁路模式相同的 JESD 模式(LMFS = 8224)。 但使用3分频实际抽取时 、通道速 率 将除以3。
请注意、NCO 设置为~700MHz。
e2e.ti.com/.../DDC_5F00_by6_5F00_real_5F00_8224_5F00_full_5F00_Ny1.cfg
此致、
Vijay