This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/981757/dac8760-latch-signal
您好！
对于以下情况下的锁存信号、您能给我建议吗？
-与四个 DAC8760进行菊花链连接 -启用 bling CRC
如果在发送 SPI 帧期间将锁存信号设置为高电平、DAC 输出是否会设置为意外值？ 例如、当帧从32位帧长度中发送24位时、锁存信号在时间上设置为高电平、输出将发生什么情况？
此致、 Nagata。
您好、Nagata-San、
如果总线上的数据在不正确的时间被锁存、DAC 可能会被设置为一个不正确的值。 该接口将无条件锁定总线上的任何数据、但仍然要求器件可以执行数据命令。 例如、如果您对 DAC 数据寄存器进行写入、并且在锁存信号变化时发出了23个24位、那么数据看起来像是右移1位、这将是一个 NOP 命令。
如果在发送 CRC 字节之前启用了 CRC 并锁存、则会看到 CRC 故障、这将设置 CRC 警报状态。 在这种情况下、DAC 不会对数据采取任何操作(除了 CRC 故障状态)。
谢谢、
Paul
