[参考译文] ADS4126：ADS4126提供了一个 CMOS 接口和一个 LVDS 接口、这是更低的功耗？

您好、Hassan、

您计划对此 ADC 使用的采样率是多少？ 这将是一个良好的起点。

通常情况下、使用 CMOS 时、100MSPS 和更低的速率将更好地节省功耗、除此之外、无论采样率如何、LVDS 都是恒定功率。

希望这会有所帮助。

此致、

Rob

您好、Hassan、

我在第51页的数据表中找到了该图。

对于此转换器设计、CMOS 似乎是实现低功耗的好方法。

此致、

Rob

您好、Hassan、

有两个直接的原因导致某人通过 CMOS 数字接口使用 LVDS。

1) LVDS、提供更高的共模噪声抑制。 由于这些信号是差分信号、因此固有的抗噪性能通过单端 CMOS 连接实现。

2) 2)另一个原因是、LVDS 是恒定电流、因此功率是一个缺点、但在 CMOS 接口中、当您同时进行许多单端转换时、降压侧再次是噪声、 这可能会导致大量电流"转储"到接地层、这通常是在输出从到所有11111时发生的零转换。 这实际上会导致噪声、这通常会转化为 EMI 问题和/或 ADC 的偏移高于正常值。 解决此问题的方法是在数字 CMOS 输出的每个输出端提供一个串联电阻器。

我附加了一张幻灯片、以帮助完成计算。

希望这对您有所帮助。

此致、

Rob

您好、Hassan、

您的理解是正确的。

但是、我肯定会使用或至少在 ADC 的每个数字输出和 FPGA/ASIC 的输入之间放置一个串联电阻器的占位符。 电阻器应靠近 ADC 的输出。 在许多情况下、我发现这是必要的、即使距离很短。

此致、

Rob

您好、Hassan、

我认为以前的帖子中描述了一些示例。 但我想总结一下、谁会使用 LVDS 与 CMOS

此致、

Rob