请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1672 大家好、
我的客户想知道 ADS1672的转换时间、这意味着从模拟信号输入到数字信号输出的时间。
根据我的理解、它从根本上定义为团队延迟、我的理解是否正确？
如果是、请告诉我如何根据数据表中的规格估算延迟。
此致、
Takashi Onawa
Takashi-San、您好！
从开始上升沿到完全稳定的输出代码所需的时间可从数据表中确定。 根据此定义：
T-convert = t-start_CLKR + t-CLK + t-settle
该时间在图23中是一段时间、由 t 启动 CLKR 时间、数字滤波器复位的一个时钟周期以及 t 稳定时间组成、具体取决于所选的滤波器。
时间 T-START_CLKR 由客户控制、并且必须在0.5*t-CLK <t-START_CLKR<1*t-CLK, where t-CLK is the period of the main clock. 范围内 对于数据表示例、假设主时钟以20MHz 或 t-CLK=50ns 的频率运行。 在这种情况下、<t-START_CLKR<50nS. 的 t-start_CLKR (开始的上升沿到 CLK 的上升沿)
对于稳定时间 t SETTLE、这取决于所选的滤波器。 对于低延迟滤波器选项、有四种可用的速度、具体取决于 DRATE 设置。 对于低延迟、可以使用表5或表6中的稳定时间。
对于宽带滤波器、可使用表7来计算稳定时间。
使用低延迟滤波器和 DRATE 00B 选项、t-settings=550*t-CLK。 如果 t-CLK=50ns、则该滤波器选项的总稳定时间将为550*50ns=27.5uS。 然后、上面定义的总转换时间将为：
t-converter=25nS+50ns+550*50ns=27.575uS、假设 t-start_CLKR=25nS。 您可以使用相同的方法计算其他滤波器选项。
请注意、对于连续转换、当 START 保持高电平时、DRDY 指示的输出数据速率周期将小于低延迟快速响应滤波器和宽带宽滤波器的 t SETTLE。 在这种情况下、该输出数据未完全稳定、但可以视为之前读数的移动平均值。
此致、
Keith
Takashi-San、您好！
由于客户希望测量短脉冲宽度、我建议在连续采样模式下使用低延迟快速响应滤波器(保持启动高电平)。
在这种情况下、您将获得具有相对时序的连续输出数据、如图25 DRDY-FR 所示。
然后、脉冲前沿的响应将遵循数据表中的图26。 下面假设主 CLK=20MHz、DRATE=11b。
假设脉冲的上升沿从时间= 0开始、然后在 t-DRDY-FR=1.6uS (1次转换)后、输出代码将读取大约为最终值的13%、在转换2 (3.2uS)后、输出代码将大约为92%、 和转换3 (4.8uS)、输出结果将约为最终值的99%。 在4个转换周期(6.4 uS)后、读数将100%稳定。
此致、
Keith
