请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DDC232 你(们)好。
这是我之前关于级联多个 DDC232转换器的问题的后续。 我的研究组已经生产了一些采用 DDC232芯片的新电路板、到目前为止、我们已经能够一起使用1块和2块电路板、所有组件都运行良好。 遗憾的是、我们在添加第三个或第四个电路板时遇到问题。
我们使用的配置为：
- 20位分辨率
- CONV 切换前后的读数
- 170us 集成时间
- 350pC 满量程范围
- 10MHz CLK
- 20MHz DCLK 和 CLK_CFG
- 或门在电路板上传播 DVALID
我们目前面临的问题是、我们观察到链中第2和第3电路板(其中第1个电路板连接到 FPGA)中相同输入的值存在某种"镜像"。 例如、如果光电二极管上的光是光、连接到链中第三个电路板的输入1、则我们观察到与第二个电路板的输入1相对应的值增加。 等等。 我们无法确认镜像是否准确、但有明显的影响。 我们还观察到、当有3块电路板时、第2块和第3块电路板的读数会增加噪声/波动。 当链中只有2个电路板时、第二个电路板中不会出现这种增加的噪声。 无论链中的电路板数量如何、连接到 FPGA 的电路板都能正常工作。
到目前为止、我们为诊断问题所采取的步骤包括：
- 确认发送到 FPGA 的实际数据中存在"镜像"、以排除 FPGA 或 PC 错误。 为此、我们使用 Vivado 的集成逻辑分析仪查看 DOUT 上的数据。
- 将 DCLK 减慢至10MHz 和5MHz–这似乎没有什么不同。
- 使用示波器、检查板间的 DVALID、DCLK 和 CLK 延迟。 我们仅测量了大约2-4 ns 的延迟、这不应足够显著、不会导致20MHz DCLK 出现问题。
您是否可以建议我们采取进一步的步骤？ 需要注意的缺陷有哪些？ 我怀疑 DIN 和 DOUT 的连接方式可能存在问题、这会导致3块或更多电路板出现问题。
遗憾的是、我无法公开分享电路板的设计、但如果有人能够进一步讨论、我很乐意私下分享这一点和我们的一些成果。 我应该补充的是、我个人没有设计电路、而是由一名合作者为我的团队设计的、因此我不是电路设计专家。
非常感谢、
Saad
