This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC128S102:总传播延迟是多少?它如何受到建议的8-16MHz 以外系统时钟频率的影响?

Guru**** 2455360 points
Other Parts Discussed in Thread: ADC128S102

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/974485/adc128s102-what-is-total-propagation-delay-and-how-is-this-affected-by-a-system-clock-frequency-outside-of-the-recommended-8---16-mhz

器件型号:ADC128S102

您好!

我正在尝试找到 ADC128S102的总传播延迟、似乎这是"吞吐量时间"、在"交流电气特性"中定义为最大16个 SCLK 周期。 是这样吗?

此外、我们的客户使用的系统时钟频率为4MHz、超出了建议的8-16MHz 运行条件。 这会如何影响 ADC128S102的总传播延迟?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    客户使用的时钟频率不受器件支持、我建议查看  ADC128S052、该器件支持他们所需的频率。  

    传播延迟是 信号开始(在本例中为位变化)从发送器传输到接收器所需的时间、这在很大程度上取决于连接、例如电缆长度或 PCB 电容。 关于这一点、我建议查看器件的保持时间以确认数据完整性。  

    吞吐量将定义为"  通过通信通道成功传输消息的速率"、在这种情况下、它是数字通信发送的频率、这取决于时钟频率8至16MHz、  

     

    此致

    Cynthia