[参考译文] DAC38RF82EVM：无输出

New2Day、

在快速启动选项卡上、执行 DAC 复位、加载默认值、加载 DAC 寄存器并从 FPGA 发送数据后、确保点击"Reset DAC JESD Core & SYSREF Trigger"按钮。

同步信号的状态是什么？ 在执行  上述步骤后、它应保持高电平并保持高电平。

3.是否存在任何报警？ 转至警报监控选项卡、然后单击"清除所有错误并读取"。

4.通过在仅 NCO 模式下操作 DAC 来验证 DAC 输入时钟是否正确。 转至数字(DAC A)选项卡、将数据格式设置为"Offset Binary (偏移二进制)"并启用常数输入。 然后 、您应该会看到 DAC A 发出的2140MHz 音调。否则、输入时钟振幅可能会出现问题。

5. LMK 是否为 A10板提供了正确的参考时钟频率？

此致、

Jim   

您好、Jim、

由于支持仅 NCO 模式、我已从 FPGA 板上移除 EVM 以运行独立测试。  

EVM 处于 CMODE1模式、这是一种6144MHz PLL 旁路模式(无 PLL)

对 J1施加1.6144Mhz @16dBm

SERDES_CLK_SEL = 0 (DACCLK)

3。SERDES_CLK_PREDIV = 4 (DACCLK < 9GHz 且> 4GHz)

 SERDES_REFCLK_DIV = 2或4 (DERDES REFCLK 为768MHz 或384MHz)

他们是对的吗？  

 相应地、SERDES CLK 是什么？

5。ENDIVCLK = 1 (使能被5分频)

6. MPY = 5.  

7. NCO 使能路径 AB

8. NCO 频率2140MHz

9. 将数据格式设置为"偏移二进制"并启用常量输入

没有看到任何输出。

串行器/解串器 PLL0锁定 LED 关闭

串行器/解串器 PLL1锁定 LED 亮起

观察到的来自 J4的1536MHz @- 13.5dBm。

下面是"快速启动"窗口中的打印输出：

当前串行器/解串器通道速率= 7680.00MHz
双路 DAC、1个 IQ 对、4通道、8x 内插的最大采样率为9000
串行器/解串器配置为全速率
串行器/解串器时钟预分频器= 4
串行器/解串器 PLL Vrange = 1.
串行器/解串器 PLL 倍频器= 5
HSDCPRO ini 文件：DAC38RF8x_LMF_841

请尝试一下。

e2e.ti.com/.../DAC38RF82_5F00_Fs_5F00_6144_5F00_NCO_5F00_2140.pptx

输入 NCO 频率后、请确保已启用混频器、然后单击"Update NCO"。 您的所有其他设置均正常。  

您好、Jim、

现在可以、看到了 NCO 输出。 忘记启用混频器。  

非常感谢。

您好、Jim、

要查看 NCO 输出、

复位并加载默认值后、我无法单击 CONFIGURRE DAC 按钮。

为什么会这样？  

是否可以在  CONFIGURRE DAC 之后看到仅 NCO 输出？  

没有  CONFIGURRE DAC、我只能看到 DAC A、但不能看到 DAC B

对吗？  

复位并不会将所有寄存器设置为知道值、因此您应该始终加载默认值、然后配置 DAC。   

您好、Jim、

是的、它始终是加载默认值后的复位、然后使用配置 DAC

1.6144MHz 时钟(CMODE1为16dBm、16.5dBm 或17dBm)

单路或双路 DAC

3.1IQ 对

4、4通道

5.16x (单通道)或8x (双通道)

因此通道速率= 3840Mbps (单通道)或7680Mbps (双通道)。  

将 DAC38RF80EMV 插入 FPGA 板时 、观察到 DAC 的同步上升(高电平)、数据在传输层、链路层和 PCS 层正常流动。  

但是、对于所有通道 Read_Empty 没有输出：FIFO 为空。  

TI 的固件为  A10_DAC38RF82_7p68G_84111。 也就是说、由于    GUI 的原因、DAC38RF82和我拥有的 EVM 是 DAC38RF80EMV、并被选为 DAC38RF83。  

有什么建议吗？ 非常感谢。

我猜您的 DAC PLL 未锁定。 按照所附示例中的步骤锁定并验证 DAC PLL。 请勿使用此附件中显示的 DAC 时钟频率和参考时钟频率、因为它们可能与您的设置不同。

e2e.ti.com/.../DAC38RF82_5F00_6400M_5F00_PLL_5F00_300M_5F00_ref_5F00_82380.pptx

您好、Jim、

使用外部时钟模式(CMODE1)。 这意味着 DAC PLL 被旁路(未启用)。  

遵循 DAC38RF8xEVM 用户指南(slau671a)。  

谢谢你。

在您的另一篇文章中、您提到了使用 Arria 10示例。 这会使用 DAC PLL、因此我对您的设置感到困惑。 让我们只关注一个配置。

请提供以下信息：

DAC CLK 频率

系统参考频率

K 值

LMFS 设置

内插因子

串行器/解串器速率

FPGA 的通道映射

1 IQ 或2 IQ

您是否关注随附的文档？

此致、

Jim

e2e.ti.com/.../A10-DAC38RF82-7p68G-84111-Reference-Design-User-Guide.pdf

您好、Jim、

DAC CLK 频率= 6144MHz

SYS 参考频率= 4.8MHz

K 值= 20

LMFS 设置= 84111 [作为 TI 的 A10固件(84111)]

内插因子= 8x

串行器/解串器速率= 7680Mbps  [作为 TI 的 A10固件(7p68G)]

到 FPGA 的通道映射是 DAC RX[7：0]引脚到 FPGA TX[7：0]

1IQ (LMFS = 84111)

是的 、A10 DAC38RF82 7p68G 84111参考设计用户 Guide.pdf 遵循其他时钟模式、即我的设置中的 CMODE1 (外部时钟)。  

是否不支持使用 TI 的 A10固件？  

我使用 CMODE1 (外部时钟)将所有 PLL 锁定在 FPGA 侧、DAC 的同步开启、数据也在 FPGA 侧正常流动。

我可以尝试启用 DAC PLL。   

非常感谢。

2天、

如果您无法使用 TSW14J56EVM 按照随附的幻灯片操作 DAC 板、我建议您申请更换。 确保已安装跳线 JP10。 我在将6144MHz 外部时钟连接到 J1的情况下进行了此测试、并使用了您的所有设置。 两个串行器/解串 器 PLL 被锁定。 您必须单击它们以更新其状态。 未报告任何警报或错误。   

此致、

Jim

e2e.ti.com/.../DAC38RF80_5F00_8411_5F00_6144_5F00_Fs-.pptx

我已尝试启用 DAC PLL、如 A10 DAC38RF82 7p68G 84111参考设计用户指南.pdf所示。  

仍然没有输出和更多错误消息：

现在、除了 FIFO 为空之外、还有两个关于写入和读取错误的错误。  

问题： TI 的 A10固件是否适用于 DAC38RF80EVM？ 谢谢你。

您好、Jim、

我已经通过遵循 DAC38RF80_8411_6144_FS .pptx 尝试使用 TSW14J56EVM、两个 SERDES PLL0/1仍然处于锁定状态-已安装 JP10跳线。  

不过、也有输出。  

我想了解如何更换 TI 的新产品。

是免费的吗？

我可以用 DAC38RF82EVM 替代它吗？

非常感谢。

2天、

如果您是从经销商处购买的、则必须与经销商合作才能获得更换件。 如果您是从 TI store 购买的、 则以下链接提供了详细信息以及用于启动退货流程的表单链接。  进入 TI store 的退货和退款页面后、查找超链接、其中显示 ：TI store 客户支持表。  您可以申请 DAC38RF82EVM、但不确定它们是否会提供。

此致、

Jim

www.ti.com/.../ti-store-order.html