请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 
我正在设计具有 ADC12DJ3200和数据采集 FPGA 的 PCI Express 板。
模拟电源与板连接器上的数字电源分离、但它们在系统电源下很常见。
此外、模拟输入和 clk /触发器的接地也在信号发生器处组合在一起。
我将板设计为"GND_sartered.png"(第一个图)。
AG 和 DG 连接在 ADC 附近的一个点(图中以紫色显示)。
ADC 上的 DG 引脚连接到此板上的 DG 平面(如 SLYT499中的图3)。
但我担心分离 AG 和 DG 可能会使电路板易受信号发生器噪声的影响、
因为从信号发生器到 AG-DG 混合点的大型接地环路是结构化的。
此外、ADC12DJ3200数据表指出、AG 和 DG 引脚应连接到公共接地层。
在技术文档 SLYT499 和 SLYT512的帮助下，现在我计划修改电路板，如“GND_Common.png”(第二个图)。
- AG 和 DG 平面在正面合并，尽管背面有缝隙(靠近开关稳压器)。
- ADC 上的 AG 和 DG 引脚都连接到 AG 平面(如 SLYT499中的图2)。
这种接地方法是否合适？
是否对此电路板有任何其他建议？
