大家好、我已经购买了下面显示的 DAC80004EVM。
我想 使用 Jlink 调试器对其进行编程、左侧 POTO 下方显示了引脚排列。
DAC80004电路板上的 Jlink 引脚在哪里连接？
另外、关于 Vtref 引脚、我需要向电路板添加一个电压源、并将 Vtref 连接到电路板？
我之前已经对 DAC80004进行了编程，芯片在板上，我使用 JLINK SWD 连接连接到板上，并且我使用 SPI 命令与器件进行了通信。
我想使用我的 JLINK EDU 连接到 DAC80004EVM、并使用 SPI 与其通信
谢谢。
Yefj、
我对 J-Link 连接器引脚排列和功能不太熟悉、因此我可能无法回答您有关它的所有问题。 我甚至不确定您是否可以使用 JTAG 调试器来仿真 SPI。 我不得不在网上查找更多信息。 您在哪里获得了 J10的图片？ 它不在 DAC80004EVM 的原理图上。 EVM 原理图仅包含 J1A、J2A 和 J3A 的接头引脚。
EVM 的数字连接主要连接到 J2A (在电路板的右侧)、如下所示：
在这些连接中、SYNC、SCLK 和 DIN 是最重要的。
根据我的读数、引脚14 16 18和20可能用于其他固件用途、因此我会选择不同的接地引脚。 根据 VTref 的说明、您可以将其连接到目标器件的 VDD。 它设置输出逻辑电平。 我认为 TDI 是 SDIN 的数据输入、TCK 是 SCLK 的数据时钟。 TMS 是 JTAG 测试模式选择、但我认为它不用作数据输入。 同样、我对 JTAG 标准不太熟悉。
我确实注意到一些 JTAG 器件可以模拟 SPI。 我确实找到了一本手册、其中包含用于 SPI 的以下引脚：
您应该检查 JTAG 调试器是否具有此选项来仿真 SPI。
吴约瑟
Yefj、
您应该通读 DAC80004EVM 用户指南。 您可以在此处找到链接：
https://www.ti.com.cn/cn/lit/ug/slau689/slau689.pdf
在用户指南中、您可以找到有关 EVM 引脚接头说明和其他功能的更多信息。 在 PDF 的末尾、有一个电路板原理图、看起来您可以选择将 VDD 连接到5V 或3.3V。 您可以从 J3A 处的连接开始、并使用 JP1处的跳线。 我在下面为您提取了一段原理图：
吴约瑟
Joseph、您好、我想使用5伏 VDD。因此、我放置了红色标记圆圈中所示的塑料部件。
在 J3中、我在中间的照片上将引脚标记为1、3、5、因此我需要将引脚3 5V 置于 pind 5 gnd？
对吧？
谢谢。
Yefj、
我将再次查看 DAC80004EVM 用户指南中的 EVM 原理图。 您可以在 pdf 中找到电路板的完整原理图。
回到片段、您将+5V 连接到 J3A 的引脚3、并将接地连接到 J3A 的引脚5或6。
如果您有削波引线、则通过 TP4将+5V 连接到 TP1和接地可能更方便。
第二种方法可能更容易一些。 原理图的代码段中也显示了 TP1和 TP4、在用户指南中、您可以看到 GND 和 VDD 直接连接到器件。
吴约瑟
大家好、我已连接到 J3A 引脚3 5V 引脚5 GND。
因此 U1 VDD 将具有5伏的电压。
我想连接 LDAC=0 CLEAR*=Vdd POR=0 REFIN -5V (如果 DAC 正确)
SYNC 是芯片选择及其控制的 JP4、并按照电路板照片中所示进行设置
对于 LDAC、我希望它为0、并通过 JP5进行控制
如何连接到电路板上的 SYNC 输入信号？
如何使用此设置看到 LDAC 为零？
谢谢。
Yefj、
对于 DAC80004、/LDAC 信号用于将 DAC 值加载到寄存器中、以设置 DAC 的输出。 这是一个数字触发器、空闲、然后转换为低电平以设置该值(然后返回高电平、为下一个 DAC 写入事件做好准备)。
/CLR 是 DAC 值寄存器清零。 如果不打算清除该值(或写入该值以设置每个值)、则可以将其设置为永久高电平。 POR 值设置加电时 DAC 的初始值。 当 POR=0V 时、对于一个 DAC 值、DAC 全部加电至0000h。
REFIN 是基准电压。 当 VDD=5V 时、REFIN 也可以设置为5V。 请注意、如果您使用的 VDD 值较小(介于2.7V 和4.5V 之间)、则 REFIN 仅可根据数据表中显示的建议运行条件高达 VDD-0.2V。
您可以通过电路板上的现有跳线连接数字信号。
/SYNC -拔出 JP4上的跳线并使用中间连接
/LDAC -拔出 JP5上的跳线并使用中间连接
/CLR -使用与 JP7的右侧连接
设置这些连接后、我强烈建议使用示波器或逻辑分析仪来查看数字信号、以了解器件是否被正确控制。
吴约瑟
Joseph 您好、LDAC=0 CLR=1 (3.3V)
我想使用"写入缓冲器 n 并更新全部"命令向通道0显示模拟值。
｛00000011、b0000111111、111111、11110000｝；通道0 (寄存器0)写入 FFFF 预计会获得满量程 VDD
因此、在十六进制中、命令为 0x03、0x0F、0xFF、0xF0
因此，如果到目前为止一切都正确，同步(紫色) LDAC (灰色) CLR*(黄色)导线就会连接，如下图所示。
因此、为了使我的写入和更新命令正常工作、我需要将灰色连接到接地、将黄色连接到3.3V。
然后、在后面显示的波纹中、我连接 J3A 引脚3 (棕色) 5V 和引脚5 (橙色) GND。
在最终的 spet 上、我转到 J2A 引脚3并将红线连接到它、这是 CLK。
然后、J1A PIN8是通道0的黑线输出。
然后将 J2A 引脚11连接到 SDIN (MOSI)端口的白色导线。
POR 我没有触摸它、就像它那样。 和完整的导线连接、如上 一张照片所示。
在上一张 SPI 照片中、我在示波器上显示了 SPI 信号
而不是 VDD、我在通道0上没有任何东西
哪里出了问题？
谢谢。
Yefj、
我尚未查看您的所有帖子以及与 EVM 的连接。 但是、您的沟通存在两个问题、我很快就注意到了。
首先、假设示波器中的蓝色波形为/SYN、则传输中的每个字节之间的/SYNC 脉冲将上升。 如果您查看数据表中的独立时序、您可以看到/SYNC 在通信的所有字节之间保持低电平。 /SYNC 应在总共四个字节(32位)内保持低电平。 您可以在下面看到：
其次、DAC80004的电源设置为5V、而数字通信设置为3.3V。 决定数字高低电平的电压通常取决于电源电压。 对于 DAC80004、这不是数字输入的问题、因为数字输入高电平和低电平在0至3.3V 范围内。 但是、如果您使用的是数字输出、SDO 线路可能会尝试输出5V 信号、这对于您使用的任何微控制器来说都可能是一个问题。 如果您不使用 SDO、我会断开 SDO、或者使用一些串联电阻来减小可能流入微控制器的任何电流。
吴约瑟
您好、是否有同步 SCL SDIN LDAC 等的测试点。 那么、我可以确切地看到 DAC80004器件中的内容是什么？
谢谢。
Yefj、
只需查看 EVM 用户指南、即可查看 EVM 上器件的所有连接。 同样、我将在此处放置数字连接的图像：
没有太多额外的连接可以将数字线路连接到电路板和连接测试线路。 如图所示、CLR 线连接到 JP7的引脚2和 J2A 的引脚19。 /LDAC 线与 JP5的引脚2和 JP6的引脚2相连。
之后、如果 R6组装了一个电阻器、那么您可以连接到 J2A 的引脚3和5以到达 SCLK、如果组装了 R7、 然后、J2A 的引脚7和9可用于与 JP4的引脚2和3上的跳线进行/SYNC。 遗憾的是、DIN 和 SDO 没有任何额外的引线。
但是、在电路板的底部、可能有未组装的 J2B 连接到上面的引脚。 如果您要将另一个连接焊接到这些焊盘上、则可以在该处连接测试导线。
吴约瑟
Yefj、
DAC 的输出受电源电压限制。 如果 VDD 和基准电压设置为3.3V、则最大输出电压基本限制为3.3V。 这在数据表电气特性表的输出特性部分中列出：
由于输出是缓冲的、由于运算放大器的驱动限制、输出不会完全达到 VDD 或 GND。 这由还列出的余量特性进行了说明。
吴约瑟
