请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS5407EVM 主题中讨论的其他器件： ADS5407
您好！
我正在查看 ADS5407EVM 评估模块(适用于 ADS5407系列 ADC)的设计文件。 我注意到、板层堆栈表示堆栈为10层、FR4厚度均为8mil。 根据任何在线微带计算器、它会指示50欧姆、您需要~14mil 的磁道、但该设计已使用20 mil 的磁道完成。 此外、差分线路为7.5mil、馈入 FPGA 的输出(LVDS)为5mil。 通常情况下、我会说14密耳离20密耳不远、但我想知道这背后的想法是什么。 我正在设计一个高度为6mil FR4的12层电路板、因此通常50欧姆轨道为10mil。 我想知道这一点、因为这与我如何布置电路板和使用的轨道有关。 到目前为止、这是我的输入电路。 欢迎提出任何意见。
