[参考译文] ADC16V130：关于 ADC16V130时钟架构

admin

Other Parts Discussed in Thread: DS25BR440

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADC16V130
主题中讨论的其他器件：DS25BR440

大家好、

在我们的现有项目中、我们使用了 ADC 和 FPGA、它们都放置在同一电路板中、但我们正在规划背板方法的电流架构中。

在新系统中、我们将采用模块化概念、例如 FPGA 和 ADC、它们通过背板连接不同的电路板。我们需要为项目提供时钟架构建议。

我已附上现有和当前时钟架构的 pdf。请查看我们的架构并提供您的反馈。请建议采用任何其他方法来遵循板对板时钟架构。

纳文 P

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Naveen、

随附的 pdf 是帮助解决这种新架构的一种很好的方法。这将起作用。

此致、

Rob

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Rob：

感谢您的回答。同样、我有一个有关 ADC 输出数据和 DAC 输入数据的查询、

ADC 输出数据将通过背板传输到 FPGA、类似地、FPGA LVDS 输出数据将通过 BP 传输到 DAC。由于长度限制、我们计划将 LVDS 缓冲器放置在 ADC 到 FPGA 和 FPGA 到 DAC 之间。

请找到下面随附的方框图供您参考。请验证我们的方框图并提供您的反馈、或者建议您采用其他任何方法。

我们将使用的 LVDS 缓冲器部件是 DS25BR440。

感谢您的支持

此致、
纳文 P

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Naveen、

从 ADC 输出到背板再到 FPGA 的总长度是多少？如果只有5-6英寸、则可能不需要缓冲器。

否则、如果您认为需要缓冲器、则效果会很好。

此致、

Rob

数据转换器（参考译文帖）(Read Only)