This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/997088/ads42lb69-clock-phase-noise-jitter
对于 ADS42LB69 ADC、TI 能否提供用于获取数据表规格的时钟的相位噪声性能？ 虽然使用抖动作为时钟规范的方法很常见、但如果比较供应商之间的时钟生成芯片(并且他们不使用完全相同的方法)、则解决方法会更加复杂。 如果我有相位噪声图、那么我可以很容易地比较时钟1和时钟2。
Dennis、
该值可能约为35fs。
此致、
Jim
谢谢 Jim。 这是一个非常干净的时钟。
TI 制造时钟芯片、驱动此 ADC 以获取数据表规格的最佳选择是什么？
我们在许多 JESD EVM 上使用 LMK04828。 我会将此问题发布到高速时钟论坛、以获得更多建议。
好的、谢谢 Jim。 这有助于获得参考器件型号。
我想我会将其他问题发布到另一个论坛。
