[参考译文] ADS1672：启动脉冲的周期

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADS1672

大家好、

我们的客户希望仔细检查启动脉冲的周期。

在单周期稳定配置中、START 脉冲的周期大于 tSETTLE。它不包括 DOUT 24位数据输出的周期(1.2us@fclk = 20MHz)。

是这样吗？

他们认为、如果 DRDY 置位、转换数据将保持不变。但是、即使在单周期稳定中、如果在将 DRDY 置为有效之前再次将 START 置为有效、则数据也将被清空。

谢谢、此致、

米希亚基

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Michiaki、

是的、没错。在 t 稳定时间周期结束时、DRDY 将从低电平转换为高电平、然后数据必须随时钟移出器件。这将导致输出数据速率周期长于 t SETTLE。

数据检索后、您可以再次脉冲 START 引脚以启动下一次转换。

此致、
Keith Nicholas
精密 ADC 应用

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Keith、

请让我仔细检查。

您的意思是、当 DRDY 被置为有效时、转换数据应该被保留、因为它正在转换被清空的数据。

如果 START 置位后 DRDY 置位、即使在单周期配置中也会清除转换数据。

因此，要保留转换数据，开始时间应长于 tSETABLE，而不包括通过 DOUT 的24位输出时间。

我的理解是否正确？

谢谢、此致、

米希亚基

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Michiaki、

输出数据周期或总启动周期将长于 tSETTLE。 START 脉冲宽度必须至少为1个 tCLK 周期、然后等待 DRDY 从低电平转换为高电平(tSETTLE)、然后从器件输出时钟数据结果。之后、您可以发出另一个 START 脉冲。

单周期稳定可导致稍快的输出数据速率、另一个选项是将 START 引脚设置为高电平并保持高电平、等待 DRDY 的上升沿(tSETTLE)、为数据计时、然后等待下一个 DRDY 上升沿。在这种情况下、输出数据速率周期将为 tSETTLE、如图25所示。

此致、
Keith Nicholas
精密 ADC 应用

数据转换器（参考译文帖）(Read Only)