• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 136 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC104S085：启动时、SCLK 电平的相关信息

admin
Guru**** 2388030 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1011176/dac104s085-about-sclk-level-when-start

器件型号：DAC104S085

您好！

我对时序图有疑问。

如果 SCLK 电平在[/sync]的下降沿为高电平或低电平、

对此，

Tomoaki

  • 0
    TI__Guru**** 2388030 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Tomoaki-San、

    这些配置中的任何一种都是可以接受的。 唯一关键时序是从 SYNC 的下降边沿开始、它是 SCLK (TSS)的下降边沿。 上升沿的位置并不重要。

    谢谢、

    Paul