请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 大家好、当我们在 JMODE0、6Gsps、通道速率= 12Gbps 模式下调试 adc12dj3200芯片时、将发生以下情况：
在斜坡测试代码模式下、JESD204B 内核输出的 RX_SYNC 信号将在短时间内被下拉；在正常模式下、当连续波信号被收集或被布设时、不会下拉 RX_SYNC 信号。
2.当 RX_SYNC 信号在短时间内降低时、JESD204B 不会重新建立链。
3.当 RX_SYNC 信号被拉低时、RX_FRAME_ERROR 信号将提示字节错误。
当采样率不变时、将 JMODE0更改为 JMODE1、这相当于线路速率降低至6Gbps、不会发生上述情况。
我想问，这种情况的问题在哪里？ GTX 物理链路是否存在问题？
