[参考译文] ADC3244E：关于 ADC3244E 问题

您好、Zhonghui、

ADC3244E 的最大采样率为125MSPS、估计总传输速率应为2Gbps。 它支持串行 LVDS 接口、但发现串行 LVDS 接口速率的上限为1.0gbps、低于2Gbps。 它会影响数据传输吗？

ADC3244系列使用串行 LVDS、因此如果我们考虑2线模式(请参阅数据表的第18页)、输出数据将以3.5 *采样率(125m * 3.5 = 437.5MHz)进行切换。 由于这是一个 DDR 接口、我们必须将437.5MHz 乘以2才能获得实际数据速率(437.5MHz * 2 = 875Mbps)。 这是因为 DDR 在时钟的上升沿和下降沿"锁存"数据[因此是双倍数据速率(DDR)]。

ADC3244E 评估板能否与支持 LVDS 接口的 FPGA 开发板连接？ 是否有相关接口？ 请详细说明。

是的、我们通过 ADC3244EVM 支持 ADC3244E、然后 ADC3244EVM 连接到 TSW1400EVM FPGA 采集卡。 串行 LVDS 接口用于评估。

ADC3244E 评估板的数据传输是(1)实时传输？ 或者(2)在 ADC 评估板的寄存器中缓存收集的数据、然后以特定速率将缓存的数据传输出去？

TSW1400EVM 不支持实时传输、而是捕获一组采样(可配置)并在 FFT 或时域中显示捕获的采样。 如需更多信息、请参阅 HSDC Pro 软件用户指南(DATACONVERTERPRO-SW)。

4.对于不同的 ADC，有不同的接口类型。 LVDS、并行 LVDS、串行 LVDS、DDR LVDS 和 QDR LVDS 之间有何差异？

串行 LVDS 是 ADC3244E 的用途。 数据被封装到一条或两条线路/输出上、并且以比采样率更高的速率传输。 类似于高速 SPI 接口。

并行 LVDS (DDR)允许在每个数据线/输出端表示两个位、且频率与采样时钟相同。 与串行 LVDS 相比、此实现需要更多的输出引脚。

有关 QDR 接口的更详细说明、请参阅此数据表 https://www.ti.com/lit/ds/symlink/ads42lb69.pdf?ts=1621518307769&ref_url=https%253A%252F%252Fwww.google.com%252F 的第42/43页 

此致、

Dan