[参考译文] DAC8742H：除了数据表之外、还有其他文档吗？

尊敬的 Mike：

我的同事 Reza 将在他回到办公室时回来、可能是周一早上。

谢谢、

Paul

尊敬的 Mike：

HART 标准由 HART 基金会定义、因此其中一些术语是基于其文档的技术定义。  例如，HART 数据链路层和物理层规范定义了 GAP 错误的含义。  我们遵守它们的定义。

两个命令发生冲突并不是正常的用例。 我认为这实际上会导致总线错误。  现在、如果总线上的器件持续流式传输数据、那么 CD 将始终保持有效。

谢谢、

Paul

Paul、

我试图弄清楚的是如何知道我何时捕获了整个帧。  如果我将8742H 中的字节 DMA 给我的微控制器、如何知道帧何时完成？  我是否总是保证在 CD 上转换？  通过查看 HART 物理层规范(#54)、可以看出帧之间不能保持静默、但不清楚载波是否必须降至帧之间的80mV 以下(我正在查看标准中的帧定义)。  

我查看了 GAP 错误定义的标准、这里是它所说的：" GAP 错误表示发送器件在中间消息中出现故障"。  嗯、这不是很清楚。  确切地了解导致8742H 上的间隙误差的原因将会很有帮助。  当它没有预期间隙时、是否存在大于1位(中间消息)。  8742H 如何知道消息不完整(因为 HART 中没有结束分隔符)？

现在、我在这里选择缝隙、但数据表中没有介绍8742H 中的几个状态位。  当然、有人可以解释造成这些问题的原因。

Mike。

尊敬的 Mike：

HART 信号是一个相位连续 FSK 信号、1200Hz 和2200Hz 分别表示对应于位1和0的'ark '和'stace'频率。 正如 Paul 先前提到的、DAC8742H 被设计成符合由物理层和数据链路层定义的 HART 标准、并假定理解由 HART 通信基金会定义的术语。 不过、我将尝试回答您的问题。

间隙由两个有效字符/帧之间的时序定义。 当这个时序超过1个完整字符长度(即11位)时、一个间隙误差被报告。

在检测到有效载波后、CD 被触发、该载波最大为6位时间。 CD 在有效字符之间不会变低。  该器件需要1个起始位、8个数据位、1个奇数奇偶校验位和1个停止位或8O1 UART 字符格式。 "限制符"是所发送字符的起始位和停止位的组合。

我希望这能为你澄清。

此致、

请

嗯、抱歉、这一点完全没有帮助。  我确实需要更少的 HART 教育、并且需要更多有关8742H 所做功能的详细信息。  在我发送的上一篇帖子中、您没有回答我的任何问题...

Mike。

尊敬的 Mike：

下面是您的问题、因为我理解这些问题以及我的相应回答。 如果我理解正确的问题、请告诉我。

问题1.  我试图弄清楚的是如何知道我何时捕获了整个帧。  如果我将8742H 中的字节 DMA 给我的微控制器、如何知道帧何时完成？  我是否总是保证在 CD 上转换？  

RTS 引脚上的逻辑低电平使能 DAC8742H HART 调制解调器的传输。 在此模式下、DAC8742H 只需以1200波特的波特率将 UART_IN 上的数据传递到 MOD_OUT、而不存在间隙。 当检测到有效载波(80mV 至120mV 之间的 MOD_IN 信号)时、CD 变为逻辑高电平并开始以1200波特进行解调。 同样、DAC8742H 只是简单地从 HART 直接转换为 UART_OUT。 仅当 MOD_IN 上的信号降至80mV 以下时、CD 才会恢复逻辑低电平。  

通过 UART 接口连接 HART 调制解调器时、该器件可被视为简单的 UART 转 HART 或 HART 转 UART 直接馈通转换器

问题2.  确切地了解导致8742H 上的间隙误差的原因将会很有帮助。  当它没有预期间隙时、是否存在大于1位(中间消息)。  8742H 如何知道消息不完整(因为 HART 中没有结束分隔符)？

DAC8742H 报告 HART 帧中的 GAP 错误、但不会导致 GAP 错误。 当 DAC8742H 在 HART 模式下进行解调时、该器件需要1个起始位、8个数据位、1个奇数奇偶校验位和1个停止位或8O1 UART 字符格式。 如果字符之间的间隙超过一个字符长度、则会报告间隙错误

请告诉我是否正确理解了您的问题、或者请进一步解释、以便我可以更好地回答这些问题。 谢谢。

此致、

请

好的、对于 Q1、我想我不够清楚。  我们不使用 UART 接口、而是使用 SPI 接口。  那么、您说我可以依赖 CD 来了解帧何时完成？  您是否还说我们保证数据包之间的载波始终会下降到80mV 以下的点？  我不清楚标准中的内容-请参阅我在27日的帖子-因为它清楚地表明、数据包之间不需要保持沉默。

对于 Q2、8742H 如何知道它是间隙而不是帧的末尾？

Mike。

尊敬的 Mike：

我还假设您将 UART 与 HART 相连。 很抱歉。 我在下面的回答是 SPI 接口 HART 操作

问题1：  您说我可以依赖 CD 来了解帧何时完成？

是的、当帧结束时、HART 信号基本上不再存在、因此 MOD_IN 引脚上的信号下降至80mV 以下、导致 CD 变为逻辑低电平。 CD 位可以从调制解调器状态寄存器读回、以指示是否存在载波。

Q2：  您是否还说我们保证数据包之间的载波始终会下降到80mV 以下的点？

在数据包之间、载波不需要降至80mV 以下。 因此、只要有效字符/数据包之间的时间小于1个字符长度、就不会报告间隙错误。  

Q3：8742H 如何知道它是间隙而不是帧的末尾

当有效字符或帧之间的时序超过1个字符长度时、无论发生什么情况、都会报告间隙错误。 如果传输 HART 器件的帧完整、则发送器件的 RTS 可设置为关闭 HART 信号、这将关闭 DAC8742H 的 CD 位。 这样、DAC8742H 不会期望另一个字符、因此不会报告间隙误差。

Reza、

我计划在我们的产品中使用 DAC8742H。  我担心我们必须作为远程 IO 设备支持的大量器件。  根据您的解释、如果我使用 CD 来确定何时检查 DMA 缓冲区、可能会有多个 HART 帧、因为帧之间没有静音。

Mike。

尊敬的 Mike：

您的系统是多点 HART 系统吗？ 如果是、系统中有多少个主器件？ 正如您所说的、物理层规范允许重叠载波、但是数据链路层规范中定义了不同载波之间的时序、任何符合 HART 的堆栈都应能够指示一帧的末尾和下一帧的起始。 HART 帧字符的起始位和停止位会标出各个消息帧。

您是否已有兼容 HART 的堆栈可与调制解调器一起使用？

此致、

请

否、我们不打算支持多分支。  没有、我们还没有堆栈。

Mike。