This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/876585/dac80508-output-buffer-bandwidth
您好！
该器件的数据表不包含内部输出缓冲放大器带宽规格。 请提供此信息。
类似的模拟器件 DAC AD5676包括似乎是有效带宽的乘法带宽。
请在此处提供任何帮助。
本
Benjamin、
乘法带宽是通常与乘法 DAC 或 MDAC 相关的术语。 由于 R-2R DAC 梯形结构的性质和方向、这些器件在基准上具有静态输入阻抗、因此非常适合这些"倍增带宽"应用、其中可以在基准输入上施加交流波形、 以及 DAC 输出端控制的所述交流波形的振幅。
它不一定反映输出缓冲器的带宽、因为 VREF 输入引脚可能包含一个缓冲器(对于 AD5676)、以及串的寄生效应和输出缓冲器的特性。 一般来说、输出缓冲器的 AOL 或 GBW 不适用于传统缓冲串 DAC 器件(ADI 和 TI 器件都是这种情况)。
最接近的规格通常是压摆率和稳定时间。
尽管如此、我们可以查看有关输出缓冲器的 AOL 和 GBW 的仿真数据、但在此过程中、我还想知道您将如何 使用这些信息来确保我们真正服务于正确的目的。 如果您对上面描述的 MDAC 类型应用更感兴趣、那么我们可能应该看看不同的器件。
尊敬的 Kevin：
感谢您的详细回答。 我没有考虑 DAC 架构、我认为它是输出级的 GBWP、这对我来说似乎很奇怪(很低)。 您的解释更有意义。
已经考虑了压摆和趋稳。
在不放弃 IP 的情况下很难描述该应用、但您可以将其视为链中的链接。 您可以将该链的输出视为64通道16b 20kHz 直流耦合音频。
每个 DAC 通道将输出8个多路复用电压通道、这些通道被多路信号分离成一个电容器、然后进行缓冲。
因此、我想我需要320kHz 的有效采样/帧速率。
压摆和趋稳似乎我们可能满足我们的要求、似乎很难完全预测这两种规格。 这些要求并不是硬化的、因此如果我们实现了18kHz 的多路信号带宽、这对于应用是可以接受的。
另一件事： 由于我需要0-3.3V 的输出、并且我使用的是这些器件的5倍、我想使用 REF6133作为所有器件的外部基准。 如果您认为这是可以接受的(我知道规格不如内部基准好、但我认为它应该满足我们的需求)、请告诉我。
请告诉我、如果该器件仍然适用、我将在下周开始布局！ )
谢谢、
您好 Ben、
我假设您将在方便时使用通用基准电路来解决功耗问题、或者可能在某些校准实现中使用通用基准电路。 在输入电压为2.5V 时、DAC 基准引脚的输入电流典型值为25uA、因此我认为您在该配置中不会遇到任何大问题。 不过、请注意上电序列、因为 DAC 的任何值都不应超过 VDD。
关于 DAC BW /趋稳时间/压摆、请记住、数据表中的大多数规格都面向较大的阶跃并在输出端稳定至1LSB、这对于您的特定用例而言可能不是必需的。 如果在纸上看起来符合您的更新速率兴趣(即使假设这些最坏情况的数字)、您可能会觉得这是一件很好的事情。 请记住、这些是基于电阻器的 DAC、因此建议在输出端设置一些滤波器的占位符、以减轻基于电阻器的 DAC 输出的"阶梯"性质的影响。
大家好、感谢大家的反馈。
我将省略输出滤波器、因为无论从多路复用器泄漏的任何角度、我们都会对信号进行高频"散列"。 在我们的申请中、我认为这不会导致问题(我希望我们能看到)。
包括输出滤波器的器件将非常多。 即使使用占位符、它也会影响我所设想的布局。 但我会重新考虑增加一个阶段。
关于稳定时间： 我们的应用只需要14b 的精度、因此我认为对于16位(加上裕度)的稳定时间、我们是可以的。
感谢您的及时支持。
